THIẾT bị LOGIC lập TRÌNH được (PLD) (kỹ THUẬT số SLIDE) (chữ biến dạng do slide dùng font VNI times, tải về xem bình thường)

PLD THIẾT BỊ LOGIC LẬP TRÌNH ĐƯỢC (Programmable Logic Device) BỘ NHỚ BÁN DẪN Bộ nhớ bán dẫn Bộ nhớ bảng RAM tónh động ROM Bộ nhớ hàm PLD MROM PLA PAL LCA EPLD PEEL GAL PROM PPA L EPLPAL EPROM EEPROM EEPPAL BỘ NHỚ ROM Input: tín hiệu địa (Address) Output: tín hiệu liệu (Data) INPUT (n đường) A0 D0 A1 D1 An-1 Dm-1 Kích thước ROM: 2n OUTPUT (m đường) x m (bit) Bảng nạp ROM Cấu trúc nội ROM x (bit) 1 1 1 1 1 word line bit line 1 A2 A1 A0 D3 D2 D1 D0 0 1 10 0 11 0 01 1 01 0 01 0 00 10 0 1 0 1 1 1 1 ROM 128 x (bit) giải mã chieàu ROM 32K x (bit) = 32KB Cấu trúc ROM có ngõ vào điều khiển Cổng đệm ba trạng thái (Tristate Output Buffer): - trạng thái (tristate): LOW / HIGH / HIGH impe - Trạng thái tổng trở cao (HIGH impedance): n - Ngõ điều khiển trạng thái: * HIGH: The buffer is Active * LOW: HIGH impedance Các EPROM thông dụng PLA (PROGRAMMABLE LOGIC ARRAY) INPUT (n bit) Daõy AND Daõy OR OUTPUT (m bit) k product term (số hạng tích) 10 Dãy AND lập trình Dãy OR lập 11 Cấu trúc PLA x 2, số hạng tích F1 = A B + A C + A B F2C = A C + B C A B C AB AC BC AB C Bảng nạp C C B B A A PLA A B C F2 (C) F1 (T) AB AC BC AB C -1 1 0 1 1 F1 F2 12 PAL (PROGRAMMABLE ARRAY LOGIC ) - Dãy AND lập trình, dãy OR cố định - Mỗi ngõ cổng OR có số ngõ vào cố định - Số hạng tích không sử dụng chung cho ngõ - Cấu trúc PLA: số ngõ vào, số ngõ số cổng AND cổng OR 13 Cấu trúc PAL ngõ vào, ngõ ra, cổng AND / OR F1 I1 F2 I2 F3 I3 14 X=AB+ BC Y=A+B C A A B B C C X X Z=AB+BC+BC+ A= CX + B C + A C X A Y B Z C 15 X=AB+ BC Z=AB+BC+BC+ A= CX + B C + A C Y=A+B C Bảng nạp PAL A B C X 1 X = C 1 0 0 OUTPUT Y = A + BC Z = X + BC + AC 0 AB + B 16 ... (PROGRAMMABLE ARRAY LOGIC ) - Dãy AND lập trình, dãy OR cố định - Mỗi ngõ cổng OR có số ngõ vào cố định - Số hạng tích không sử dụng chung cho ngõ - Cấu trúc PLA: số ngõ vào, số ngõ số cổng AND cổng... thông dụng PLA (PROGRAMMABLE LOGIC ARRAY) INPUT (n bit) Daõy AND Daõy OR OUTPUT (m bit) k product term (số hạng tích) 10 Dãy AND lập trình Dãy OR lập 11 Cấu trúc PLA x 2, số hạng tích F1 = A B + A