Nghiên-cứu-tìm-hiểu-về-vi-mạch-đồng-xử-lý-toán-học-80878028780387-Mathematical-co-processor

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI KHOA CÔNG NGHỆ THƠNG TIN Bài tập lớn mơn học : KTMT Đề tài: Nghiên cứu tìm hiểu vi mạch đồng xử lý toán học 8087/80287/80387 (Mathematical co-processor) Giáo viên : Ths Nguyễn Tuấn Tú Nhóm thực : Nhóm Lớp : 3188.3 Hà Nội - 2020 TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI KHOA CÔNG NGHỆ THÔNG TIN Bài tiểu luận mơn học : KTMT Đề tài: Nghiên cứu tìm hiểu vi mạch đồng xử lý toán học 8087/80287/80387 (Mathematical co-processor) Giáo viên : Ths Nguyễn Tuấn Tú Sinh viên thực : Đỗ Viết Thịnh Nguyễn Văn Toàn Trần Chí Luân Nguyễn Văn Ninh Hạ Trọng Nghĩa Lớp : 3188.3 Hà Nội - 2020 Mục Lục Lời mở đầu x87 tập hợp liên quan đến tập x86 ki ến trúc hướng dẫn Nó có nguồn gốc phần mở rộng 8086 hướng dẫn thi ết l ập hình thức coprocessors tùy chọn mà làm việc song song v ới tương ứng CPU x86 Những vi mạch có tên kết thúc "87" Điều bi ết đến NPX (Numeric Processor eXtension) Cũng giống phần mở r ộng khác cho tập lệnh bản, x87-hướng dẫn không cần thiết để xây dựng chương trình làm việc, cung cấp phần cứng vi tri ển khai nhiệm v ụ s ố thông thường, cho phép công việc thực nhanh h ơn nhi ều so với tương ứng với thói quen mã máy Các tập lệnh x87 bao gồm hướng dẫn cho hoạt động cộng, trừ so sánh, mà cho ho ạt động số phức tạp hơn, chẳng hạn tính tốn hàm tan ngh ịch đ ảo nó.Hầu hết xử lý x86 từ Intel 80486 có hướng dẫn x87 thực CPU thuật ngữ đơi sử dụng đ ể tham khảo phần tập lệnh Trước lệnh x87 tiêu chuẩn máy tính, trình biên dịch lập trình viên phải sử dụng cu ộc g ọi th vi ện chậm để thực hoạt động nổi-điểm, phương pháp mà ph ổ biến (chi phí thấp) hệ thống nhúng Các đồng xử lý toán 80x87 hỗ trợ CPU việc tính tốn bi ểu th ức dùng dấu chấm động cộng , trừ , nhân, chia s ố dấu chấm động, th ức , logarit Chúng cho phép xử lý phép toán nhanh h ơn nhi ều so v ới CPU Thời gian xử lý 8087 8086 sau ( dùng xung clock 8MHz) : Thanh ghi đa 80x87 - 80x87 có ghi đa 80 bit đánh số từ tới - Các ghi làm việc ngăn xếp theo nguyên tắc LIFO - Đỉnh ngăn xếp ST(0) - Các ghi lại đánh số tương ứng với vị trí so với đỉnh ngăn xếp - Dữ liệu nhập tự động chuyển sang dạng 80 bit Nhóm 5! Chương Vi mạch đồng xử lý tốn học 8087 1.1 Sơ đồ chân 8087 Hình 1.1 CPU 8087 Hình 1.2 Sơ đồ chân 8087  AD0 → AD15 : Đây chân ghép địa / liệu, mang địa ch ỉ chu kỳ đồng hồ liệu từ chu kỳ đồng hồ thứ hai tr  A19 / S6 - A16 / S :Là thời gian ghép địa / trạng thái  Các S6, S4 S3 vĩnh viễn cao, S5 vĩnh vi ễn th ấp  /S7 - Trong suốt chu kỳ đồng hồ đầu tiên, BHE/S7 sử dụng phép liệu vào byte cao bus li ệu 8086 sau làm vi ệc nh dòng trạng thái S7  QS1, QS0 - Đây chân tín hiệu đầu vào tình tr ạng cung c ấp tình tr ạng hàng đợi hướng dẫn, điều kiện họ thể bảng sau QS0 QS1 Status 0 Không hoạt động byte opcode từ hàng đợi Hết hàng đợi 1 byte từ hàng đợi  INT - Đây tín hiệu ngắt, làm thay đổi đến cao ngoại lệ che mặt nạ nhận trình thực  BUSY - Đây tín hiệu đầu ra, cao, cho th tr ạng thái      bận rộn với CPU READY - Đây tín hiệu đầu vào sử dụng để thơng báo cho coprocessor bus liệu sẵn sàng để nhận liệu hay không RESET - Đây tín hiệu đầu vào sử dụng để loại b ỏ ho ạt động nội coprocessor chuẩn bị cho việc thực thêm b ất c ứ theo yêu cầu CPU CLK - Các đầu vào CLK cung cấp thời gian cho hoạt động xử lý Vcc - Đây tín hiệu cung cấp điện, địi hỏi cung cấp + 5V cho ho ạt động mạch , , - Đây tín hiệu tình trạng cung cấp tình trạng ho ạt đ ộng sử dụng điều khiển Bus 8087 để tạo nhớ I / O tín hiệu điều khiển Những tín hiệu tích cực chu kỳ đồng hồ thứ tư  / / - Đây tín hiệu Yêu cầu / Cho sử dụng vi xử lý 8087 để giành quyền kiểm soát bus từ vi xử lý chủ để chuyển toán hạng  GND:Đây chân để nối với đất 1.2 Sơ đồ phối ghép 8087 với 8086 Hình 1.3 Sơ đồ phối ghép 8086 với 8087  8087 kết nối với 8086 chế độ tối đa hoạt động mình.Trong chế độ tối đa, tất tín hiệu điều khiển có nguồn gốc s dụng chip riêng biệt gọi điều khiển bus Yêu cầu/ cung cấp tín hiệu /của 8087 kết nối với /của 8086 Các QS0 QS1 dịng kết nối trực tiếp với chân tương ứng trường hợp 8086 dựa đồng hồ hệ thống Pin 8087 kết nối với đầu vào đồng hồ CPU Các đầu ngắt 8087 kết nối với CPU thơng qua trình ều ển ng 8259 Các chân AD - AD 15 , / S , Reset, A 19 / S - A 16 / S3 8087 kết nối với chân tương ứng 8086 Bus địa ghép địa liệu kết nối trực tiếp từ 8086 đến 8087 Các dòng trạng thái dòng trạng thái hàng đợi kết nối trực tiếp 8086-8087 ➢ Các pin BUSY 8087 kết nối với pin 8086 • Mục đích mạch đầu INT 8087 đầu vào NMI để đảm bảo tín hiệu NMI khơng có mặt thi ết l ập l ại, đ ể làm cho để che NMI đầu vào để làm cho có th ể cho thiết bị khác để gây NMI làm gián đoạn • BHE pin kết nối với hệ thống dây chuyền BHE đ ể cho phép ngân hàng nhớ • / đầu vào có sẵn để coprocessor khác 8089 I / O b ộ xử lý kết nối chức song song với 8087 • Một loại hợp tác hai xử lý mà bạn cần phải biết v ề cách truyền liệu 8087 nhớ ghi bên • Khi 8086 lần đọc lệnh 8087 mà cần liệu từ nhớ muốn gửi liệu vào nhớ, 8086 gửi mã địa nhớ h ướng dẫn g ửi tín hiệu đọc nhớ nhớ ghi thích hợp để chuy ển từ d ữ liệu • Trong trường hợp nhớ đọc, từ giải giữ bus liệu nhớ Các 8087 sau cần đọc từ bus liệu.Nếu 8087 cần từ liệu này, sau có th ể th ực hướng dẫn • Một số 8087 hướng dẫn cần phải đọc viết lên đến 80-bit từ.Đối với trường hợp 8086 kết đầu địa từ li ệu bus địa kết đầu tín hiệu điều khiển thích hợp • 8087 lần đọc từ liệu bus liệu nhớ vi ết từ liệu vào nhớ bus liệu Các 8087 lấy địa vật lý 20-bit đầu việc chuyển nhượng 8086 • Để qua bus, 8087 gửi xung thấp pin / 8086 phản ứng cách gửi mức thấp xung lại cho pin / 8087 cách thả bus • 8087 sau tăng địa lấy q trình chuy ển k ết qu ả đầu địa tăng lên bus địa Khi 8087 sản lượng nhớ đọc nhớ ghi tín hiệu, từ liệu chuy ển đ ến ho ặc t 8087 • 8087 tiếp tục q trình chuy ển giao tất c ả t d ữ liệu theo yêu cầu hướng dẫn đến / từ nhớ • Khi 8087được sử dụng bus để chuyển liệu nó, gửi xung thấp chân / 1.3 Sơ đồ khối 8087 Hình 1.4 Sơ đồ khối 8087 Tổ chức khối Đơn vị điều khiển CU (Control Unit): Xử lí tất thơng tin liên lạc xử lí nhớ ,nghĩa nhận,giải mã hướng dẫn ,đọc ,viết toán hạng nhớ - Đơn vị số NU (Numerical Unit):Là đơn vị mở rộng ,xử lí t ất c ả h ướng dẫn xử lí số (số học logic…) hướng dẫn chuyển giao liệu • - Bus liệu :dùng để vận chuyển lệnh từ nhớ đến CPU vận chuyển lệnh thành phần khác máy tính - Từ điều khiển :dùng để điều khiển lệnh • Tổ chức ghi 8087 Trường liệu Tr ường th ẻ 79 78 64 63 0 R0 S Lũy thừa Định tr ị R1 R2 R3 R4 R5 R6 R7 - Trường liệu: Ngăn xếp ghi có tất ghi từ R0: R7 , m ỗi ghi dài 80 bit bit 79 bit dấu , bit 64 : 78 dùng cho s ố mũ ph ần lại phần định trị Dữ liệu truyền ghi đ ược th ực hi ện r ất nhanh 8087 có độ rộng bit liệu bus liệu 84 bit không c ần ph ải đ ổi đ ịnh dạng +S:bit dấu bit cao ,nếu S=1 số âm,S=0 số dương +Lũy thừa:dùng để điều chỉnh lại vị trí dấu chấm (phẩy)nhị phân v ề vị trí thật số +Định trị :chỉ lưu phần lẻ nhị phân phần đinh trị chuẩn hóa Trường thẻ: 8087 có ghi trạng thái ghi từ thẻ gồm cá c cặp bit Tag0 : Tag7 để lưu trữ thông tin liên quan đến n ội dung c ghi R0 : R7 phép thực số tác vụ nhanh h ơn M ỗi ghi t th ẻ có bit xác định giá trị khác ghi Ri + Tag = 00: Có giá trị xác định +Tag = 01: Zero + Tag =10: Giá trị bất thường + Tag=11: Rỗng Thanh ghi trạng thái :đưa trạng thái 15 B C3 TOP C2 C1 C0 IR X PE UE OE ZE DE IE B: trạng thái bận rộn 10 TOP :trang thái quay đầu trỏ ngăn xếp C3,C2,C1,C0:yêu cầu điều kiện IR: yêu cầu gián đoạn OE:trạng thái bị tràn X:dự trữ ZE:trạng thái khơng chia PE: độ xác IE:trạng thái không hợp lệ UE:cân  Chức ưu việt 8087 là: Hỗ trợ xử lí nhanh kiểu liệu dạng s ố s ố nguyên ,s ố th ực …có - độ lớn từ 2-10byte Tốc độ xử lí cao ,nó nhân số thực 64 bit vòng sấp sỉ 27 mili giây Nó tuân theo chuẩn IEEE chuẩn dấu chấm động Chương Vi mạch đồng xử lý toán học 80287 2.1 Sơ đồ chân 80287 11 Hình 2.1 CPU 80287 Hình 2.2 Sơ đồ chân 80287              CLK :cung cấp thời gian cho hoạt động xử lí 80287 : Phản ánh bit ES từ trạng thái ,đây chân tín hi ệu đ ể phát lỗi chương trình RESET:đây chân tín hiệu đầu vào sử dụng để kết thúc trình ng ủ động 80287 chuẩn bị cho việc thực yêu cầu từ CPU PEREQ: Xử lí yêu cần mở rộng kênh liệu chuy ển toán hạng : Đây chân tín hiệu mở rộng kênh liệu chuyển toán hạng xác nhận D0-D15:Đây chân liệu mang địa vào chu kỳ đồng hồ :Đây chân tín hiệu đầu đưa trạng thái bận rộn với CPU :Đây chân tín hiệu để chuyển liệu 80287.đầu vào có th ể không đồng với xung đồng hồ 80287,đọc hoạt động thấp pin đầu vào :Là chân tín hiệu ghi hoạt động thấp pin đầu vào.Nếu kích hoạt,cho phép chuyển liệu từ 80286 đến 80287 ,NPS2:Đây chân tín hiệu CPU thực hướng dẫn ESCAPE đồng thời tín hiệu cho phép 80287 thực dẫn nối điểm CMD1,CMD0:Đây chân tín hiệu cho phép CPU điều ển hoạt động 80287 Vcc - Đây tín hiệu cung cấp điện, đòi hỏi cung cấp + 5V cho ho ạt động mạch Vss: Đây chân để nối với đất 12 2.1 Sơ đồ phối ghép 80287 với 80286 Hình 2.3 Sơ đồ phối ghép 80286 với 80287 Do 80286 có chế độ mạch bảo vệ nên mạch ghép nối 80286 80287 thiết kế khác 8087 đơn vị CU Bộ đồng xử lý không th ực hi ện truy xuất nhớ trực tiếp Để truy xuất nhớ 80287 không cần đơn vị định địa đơn giản mà cịn phải tăng cường thêm ch ức qu ản lý nhớ 80286 Cấu trúc bên 80287 tương tự 8087 có đơn BUS thay đổi cho phù hợp với 80286 Các 80287 thiết lập giao diện với hệ thống 80 286 sử dụng tập hợp 10 chân cụ thể PEREQ.Các 80287 đồng hoạt động ình v ới 80286,80286 kích hoạt tín hiệu N PS2 để bắt đầu chu kì bus 80287, N PS2 kích họat kiểm tra NDP đọc hay ghi NDP kích hoạt đầu sau nhận giá trị đọc viết lệnh.Các PEREQ tín hi ệu đ ược s dụng 80287 thong báo cho CPU s ẵm sàng đ ể chuy ển d ữ li ệu,khi liệu chuyển qua CPU hoạt động 2.3 Sơ đồ khối 80287 13 Hình 2.4 Sơ đồ khối 80287 Chức khối 80287 tương tự 8087 Tổ chức ghi : Trường liệu 79 78 64 63 R0 S Lũy thừa Định tr ị R1 R2 R3 R4 R5 R6 R7 Tr ường th ẻ 0 Cũng 8087 80287 có ghi ,mỗi ghi có đ ộ dài 80 bit chia làm phần bít dấu ,lũy thừa định tr ị ,chức c ph ần Trường thẻ có ghi trạng thái Mỗi ghi từ thẻ có bit xác định giá trị khác ghi Ri + Tag = 00: Có giá trị xác định +Tag = 01: Zero + Tag =10: Giá trị bất thường 14 + Tag=11: Rỗng Thanh ghi trạng thái :Đưa trạng thái B C3 TOP C2 C1 C0 ES SF PE UE OE ZE DE IE B:Trạng thái bận rộn C3C2,C1,C0:Yêu cầu điều kiện TOP:Trạng thái quay đầu trỏ ngăn xếp ES:Trạng thái phát lỗi SF:Trạng thái dự trữ ZE:Trạng thái khơng chia PE:u cầu xác IE:Trạng thái không hợp lệ UE:Trạng thái ngoại lệ OE:Trạng thái bị tràn  Chức ưu việt 80287 là: - - Các giao diện CPU đồng xử lí 80287 vượt trội hợn 8087 Các đơn vị nhớ bảo vệ vi xử lý xác nhận tất hướng dẫn chấm động trước chuyển chúng đến đồng xử lý Các 80287 chạy khơng đồng từ xử lý Bộ 80287 có khả xử lý số nguyên 32 64 bit; s ố d ấu ch ấm động 32, 64 80 bit toán hạng BCD 18 ký số Khác với 8087 , 80287 hoạt động không đồng v ới CPU nên có th ể dùng xung clock riêng Chương Vi mạch đồng xử lý toán học 80387 3.1 Sơ đồ chân 80387 15 Hình 3.1 CPU 80387 Hình 3.2 Sơ đồ chân 80387 Khác với 8087 80287 80387 có tận 32 chân li ệu vào từ D0-D31 v ậy mà tốc dộ xử lí 80387 vượt trội hẳn 8087,80287  D31-D0: Có 32 bit liệu hai chiều Giao di ện tr ực ti ếp v ới bus 80386 32             bit Không đồng với xung đồng hồ 80387 386 CLK2: Đồng hồ đầu vào cho đồng xử lí : Đầu cho biết đồng xử lí thực thi lệnh :Đầu cho biết điều kiện tháo gỡ lỗi xảy PEREQ Nếu đầu cao,sẵn sàng để chuyển liệu Nếu đầu th ấp, liệu chuyển đến từ PEACK CMD0: Chân tín hiệu dịng lệnh để kiểm soát hoạt động 80387 NPS2: Chân tín hiệu đầu vào cho biết 80386 thực hi ện m ột l ệnh ESC Dữ liệu không chuyển trừ có dịng lực chọn :Kết thúc chù kì bus tín diệu đưa vào pin : Viết chù kì cuối đồng hồ, đọc chu kì cuối đ ồng h sau kết thúc chu kì chuyển sang chân tín hiệu HLDA:Chân cho phép vi xử lí kiểm sốt bus 80386 STEN : Kích hoạt tình trạng phục vụ Vss:Đây chân nối với đất Vcc : Đây tín hiệu cung cấp điện, địi hỏi cung cấp + 5V cho hoạt động mạch 16 3.2 Sơ đồ phối ghép 80387 với 80386 Hình 3.3 Sơ đồ phối ghép 80387 80386 Các 80387 chạy tần số nội lên đến 16MHz Nó thi ết kế đ ể ch ạy hoàn toàn đồng giả đồng với 80386 Trong giả chế độ đồng bộ, logic giao diện 80387 chạy với tín hiệu 80386 đồng hồ logic nội chạy với tín hiệu đồng hồ khác Các kết nối mơ tả: - Các 80386 80387 BUSY #, ERROR #, tín hiệu PEREQ kết n ối tr ực tiếp - Các 82384 Reset kết nối với tín hiệu 80386 RESET 80387 Reset TRÊN - Các chip 80387 chọn đầu vào, NPS1# NPS2 tương ứng kết n ối v ới 80386 M / IO# A31 Với M / IO# = A31 = 1, 80386 chọn coprocessor 17 -Các đầu vào coprocessor (CMD #) 80387 phân biệt d ữ li ệu từ l ệnh Các 80386 A2 kết nối trực tiếp đến 80387 CMD # Các 80386 kết đầu 80000FCH đọc ghi liệu địa 800000F8H s dụng viết lệnh đọc trạng thái - Các 80387 sử dụng chân READY# ADS# để theo dõi hoạt động Bus xác định W / R #, NPS1 #, NPS2 trạng thái Bật (STEN) có th ể đ ược l mẫu STEN chip 80387 chọn kéo HIGH Nếu nhi ều 80387 sử dụng 80386, STEN sử dụng để kích hoạt 80387 thời điểm -Sẵn sàng (READY0 #) tín hiệu tùy chọn có th ể s d ụng đ ể tạo trạng thái chờ đợi yêu cầu coprocessor Khi 80386 g ặp m ột h ướng dẫn coprocessor, tự động tạo nhi ều chu kỳ I/O đ ể đ ịa ch ỉ 800000F8H 800000FCH 80386 thực tất chu kỳ bus li ệu nhớ chuyển đến tới 80387 Tất 80387 chuyển sang độ rộng 32bit cho nhớ 16-bit tự động thực việc chuy ển đổi cần thi ết tr ước chuyển liệu với 80.387 Chu kỳ đọc (chuyển từ 80387 đến 80386) cần trạng thái ch đợi chu kỳ ghi đến 80386 không cần chờ trạng thái Yêu cầu đ ược tự động phản ánh trạng thái 80387 READY0 # đầu có th ể đ ược s dụng để tạo trạng thái chờ đợi yêu cầu Khi thiết lập lại phần cứng, 80386 trước thực lệnh đầu tiên, ki ểm tra ERROR # đầu vào để xác định loại coprocessor hi ện n ếu 80386 m ẫu ERROR # thấp, giả định 80387 hi ện Mặt khác, m ột ERROR# cao đầu vào 80.287 có mặt khơng có coprocessor sử dụng loại coprocessor xác định thông qua phần mền b ằng cách ki ểm tra bit ET từ tình trạng máy 80.387 có mặt ET = Nếu 80386 thấy 80387 cài sẵn , chương trình 80386 phải viết để thực hướng dẫn để thiết lập lại FNINT 80287 ERROR# đầu trước giao dịch coprocessor xảy Khi 80386 thấy 80387 coprocessor khơng sử dụng, chương trình 80386 phải thực để xác định diện 80287 để thiết lập trạng thái nội 18 Hình 3.4 Sơ đồ khối 80387 Thanh ghi trạng thái :Đưa trạng thái B C3 ST C2 C1 C0 ES SF PE UE OE ZE DE IE B:Trạng thái bận rộn C3, C2,C1,C0: Yêu cầu điều kiện ST:Cho biết chương trình chưa hồn thiện ES:Trạng thái phát lỗi SF: Trạng thái dự trữ PE: Yêu cầu xác UE: Trạng thái ngoại lệ OE: Trạng thái bị tràn ZE:Trạng thái không chia IE: Trạng thái khơng hợp lệ Khác với 8087 80387 sau khởi tạo thi ết lập tất c ả bít tr ạng thái ngoại trừ mã điều kiện xóa 19  Ưu việt 80387 so với 80287 8087 Bus liệu có 32 dịng liệu D0-D31 Có đầu vào đồng hồ đêcho phép hoạt động đồng ho ặc khơng đồng Khả thực phép tốn với hàm lượng giác nhanh 80287 →Hiệu suất làm việc cải tiến nhanh gấp lần so vơi 80287 *** So sánh 8087 , 80287 80387 Thông số Mở đầu Bus liệu 80387 In 1986 32 bit/32 bit DX 32 bit/16 bit SX Thực ~300,000 flops Quy trình sản xuất 16-40 MHz Tần số 20 80287 In 1983 16 bit/16 bit 8087 In 1980 16 bit/16 bit ~65,000 flops 40- 20 MHz ~50,000 flops 40-10 MHz