Cấu kiện điện tử electronic devices

CẤU KIỆN ĐIỆN TỬ ELECTRONIC DEVICES Đỗ Mạnh Hà KHOA KỸ THUẬT ĐIỆN TỬ HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THƠNG - PTIT 8/2009 Ha M Do -PTIT Lecture 1/176 (ECE) Electrical and Computer Engineering Specialties CẤU KIỆN ĐIỆN TỬ ELECTRONIC DEVICES Digital signal processing Communications Information theory Information Control theory Engineering … Đỗ Mạnh Hà KHOA KỸ THUẬT ĐIỆN TỬ HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THƠNG - PTIT Electronics Electrical Circuits Engineering Optics Power systems Electromagnetic … 8/2009 Ha M Do -PTIT Lecture 1 Ha M Do -PTIT Giới thiệu môn học Algorithms Architecture Complexity Computer Programming Engineering / Language Computer Compilers Science Operating Systems … Lecture Cấu kiện điện tử Mục đích mơn học: - Trang bị cho sinh viên kiến thức nguyên lý hoạt động, đặc tính, tham số lĩnh vực sử dụng loại cấu kiện (linh kiện) điện tử để làm tảng cho môn học chuyên ngành - Môn học khám phá đặc tính bên linh kiện bán dẫn, từ SV hiểu mối quan hệ cấu tạo hình học tham số cấu kiện, hiểu đặc tính điện, sơ đồ tương đương, phân loại ứng dụng chúng Cấu kiện điện tử? Là phần tử linh kiên rời rạc, mạch tích hợp (IC) … tạo nên mạch điện tử, hệ thống điện tử Gồm nội dung sau: + Giới thiệu chung cấu kiện điện tử + Vật liệu điện tử + Cấu kiện thụ động: R, L, C, Biến áp + Điốt + Transistor lưỡng cực – BJT + Transistor hiệu ứng trường – FET + Cấu kiện quang điện tử 2/176 Ha M Do -PTIT Lecture Ha M Do -PTIT Lecture Sơ đồ khối hệ thống điện tử điển hình Hệ thống điện tử (1) Đầu vào Nguồn tín hiệu: điện, cơ, sóng âm Sensor, detector, or transducer: Tín hiệu dạng dòng điện áp Mạch vào: Bộ lọc, khuếch đại, hạn biên… Đầu ra: Màn hình, kích hoạt thiết bị, tín hiệu đưa tới hệ thống Tính tốn: định, điều khiển ADC, Xử lý tín hiệu số ‹ ‹ CD / DVD recoders and players Cell phones… Ha M Do -PTIT ‹ ‹ Robotic control Weather prediction systems… Lecture Ha M Do -PTIT Hệ thống điện tử (2) Lecture Hệ thống điện tử (3) Images: amazon.com 3/176 Ha M Do -PTIT Lecture Ha M Do -PTIT Lecture Hệ thống điện tử (4) Hệ thống điện tử (5) NOKIA 8260 (Mặt trước) Ha M Do -PTIT Lecture Ha M Do -PTIT Lecture 10 Giới thiệu chung Cấu kiện điện tử Hệ thống điện tử (6) NOKIA 8260 (Mặt sau) - Cấu kiện điện tử ứng dụng nhiều lĩnh vực Nổi bật ứng dụng lĩnh vực điện tử - viễn thông, CNTT - Cấu kiện điện tử phong phú, nhiều chủng loại đa dạng - Công nghệ chế tạo linh kiện điện tử phát triển mạnh mẽ, tạo vi mạch có mật độ lớn (Vi xử lý Intel COREi7 - khoảng 1,3 tỉ Transistor…) - Xu cấu kiện điện tử có mật độ tích hợp ngày cao, có tính mạnh, tốc độ lớn… 4/176 Ha M Do -PTIT Lecture 11 Ha M Do -PTIT Lecture 12 Ứng dụng cấu kiện điện tử Ứng dụng cấu kiện điện tử - Các linh kiện bán dẫn diodes, transistors mạch tích hợp (ICs) tìm thấy khắp nơi sống (Walkman, TV, ôtô, máy giặt, máy điều hồ, máy tính,…) Chúng ta ngày phụ thuộc vào chúng thiết bị có chất lượng ngày cao với giá thành rẻ - PCs minh hoạ rõ xu hướng - Nhân tố đem lại phát triển thành công công nghiệp máy tính việc thơng qua kỹ thuật kỹ công nghiệp tiên tiến người ta chế tạo Transistor với kích thước ngày nhỏ → giảm giá thành công suất Chips… Sand… Ha M Do -PTIT Chips on Silicon wafers Lecture 13 Ha M Do -PTIT Đặc điểm phát triển mạch tích hợp (IC) Lecture 14 Định luật MOORE - Tỷ lệ giá thành/tính IC giảm 25% –30% năm - Số chức năng, tốc độ, hiệu suất cho IC tăng: - Kích thước wafer tăng - Mật độ tích hợp tăng nhanh - Thế hệ cơng nghệ IC: + SSI - Small-Scale Integration + MSI – Medium-Scale Integration + LSI- Large-Scale Integration + VLSI- Very-large-scale integration + SoC - System-on-a-Chip + 3D-IC - Three Dimensional Integrated Circuit + Nanoscale Devices, … 5/176 Ha M Do -PTIT Lecture 15 Ha M Do -PTIT Lecture 16 Ví dụ: Intel Processor Silicon Process 1.5μ Technology Intel386TM DX Processor Intel486TM Processor Cấu trúc chương trình Lecture 1- Introduction (Giới thiệu chung) 1.0μ 0.8μ 0.6μ 0.35μ 0.25μ Lecture 2- Passive Components (Cấu kiện thụ động) Lecture 3- Semiconductor Physics (Vật lý bán dẫn) Lecture 4- P-N Junctions (Tiếp giáp P-N) 45nm DX Lecture 5- Diode (Điốt) Lecture 6- BJT (Transistor lưỡng cực) Nowadays! Lecture 7- FET (Transistor hiệu ứng trường) Lecture 8- OptoElectronic Devices Pentium® Processor (Cấu kiện quang điện tử) Lecture 9- Thyristor Pentium® Pro & Pentium® II Processors Ha M Do -PTIT Lecture 17 Ha M Do -PTIT Lecture 18 Tài liệu học tập Yêu cầu mơn học - Tài liệu chính: + Lecture Notes (Electronic Devices – DoManhHa – PTIT – 8/2009) - Tài liệu tham khảo: Electronic Devices and Circuit Theory, Ninth edition, Robert Boylestad, Louis Nashelsky, Prentice - Hall International, Inc, 2006 MicroElectronics, an Intergrated Approach, Roger T Home - University of California at Berkeley, Charles G Sodini – MIT , 1997 Giáo trình Cấu kiện điện tử quang điện tử, Trần Thị Cầm, Học viện CNBCVT, 2002 Electronic Devices, Second edition, Thomas L.Floyd, Merill Publishing Company, 1988 Introductory Electronic Devices and Circuits, conventional Flow Version, Robert T Paynter, Prentice Hall, 1997 Electronic Principles, Albert Paul Malvino, Fifth edition Linh kiện bán dẫn vi mạch, Hồ văn Sung, NXB GD, 2005 MicroElectronic Circuits and Devices, Mark N Horenstein, Boston University, 1996 Lecture Notes (MIT, Berkeley, Harvard, Manchester University…) - Sinh viên phải nắm kiến thức vật lý bán dẫn, tiếp giáp PN, cấu tạo, nguyên lý, sơ đồ tương đương, tham số, phân cực, chế độ xoay chiều, phân loại, số ứng dụng loại cấu kiện điện tử học - Sinh viên phải đọc trước Lecture Notes trước lên lớp - Sinh viên phải tích cực trả lời câu hỏi giảng viên tích cực đặt câu hỏi lớp qua email: caukien@gmail.com - Làm tập thường xuyên, nộp tập Giảng viên yêu cầu, qua email: caukien@gmail.com - Tự thực hành theo yêu cầu với phần mềm EDA - Điểm môn học: 6/176 Ha M Do -PTIT Lecture 19 + Chuyên cần + Bài tập : 10 % + Kiểm tra kỳ : 10 % + Thí nghiệm : 10 % + Thi kết thúc : 70 % Ha M Do -PTIT Kiểm tra : - Câu hỏi ngắn - Bài tập Thi kết thúc: -Câu hỏi ngắn trắc nghiệm - Bài tập Lecture 20 Giới thiệu phần mềm EDA hỗ trợ môn học Yêu cầu kiến thức lý thuyết mạch cần biết - Circuit Maker: Phân tích, mơ cấu kiện tương tự số dễ sử dụng - OrCAD (R 9.2): - Multisim (R 7)-Electronic Workbench, Proteus … - Tina Pro 7.0: Phân tích, mơ cấu kiện tương tự số trực quan nhất, có cơng cụ máy đo ảo nên tính thực tiễn cao - Mathcad (R 11): Làm tập: tính tốn biểu thức, giải phương trình tốn học, vẽ đồ thị (Sinh viên nên sử dụng Tina Pro 7.0 để thực hành, làm tập, phân tích, mơ cấu kiện mạch điện tử nhà) - Khái niệm phần tử mạch điện bản: R, L, C; Nguồn dòng, nguồn áp khơng đổi; Nguồn dịng, nguồn áp có điều khiển… - Phương pháp phân tích mạch điện: + m1 (method 1) : Các định luật Kirchhoff : KCL, KVL + m2: Luật kết hợp (Composition Rules) + m3: Phương pháp điện áp nút (Node Method) + m4: Xếp chồng (Superposition) + m5: Biến đổi tương đương Thevenin, Norton - Phương pháp phân tích mạch phi tuyến + Phương pháp phân tích: dựa vào m1, m2,m3 + Phương pháp đồ thị + Phân tích gia số (Phương pháp tín hiệu nhỏ - small signal method) - Mạng bốn cực: tham số hỗn hợp H Ha M Do -PTIT Lecture 21 Ha M Do -PTIT Lecture – Giới thiệu chung Lecture 22 1.1 Khái niệm + Điện tích dịng điện + DC AC + Tín hiệu điện áp dịng điện + Tín hiệu (Signal) Hệ thống (System) + Tín hiệu Tương tự (Analog) Số (Digital) + Tín hiệu điện áp Tín hiệu dịng điện 1.1 Khái niệm 1.2 Phần tử mạch điện 1.3 Phương pháp phân tích mạch điện 1.4 Phương pháp phân tích mạch phi tuyến 1.5 Phân loại cấu kiện điện tử 1.6 Giới thiệu vật liệu điện tử 7/176 Ha M Do -PTIT Lecture 23 Ha M Do -PTIT Lecture 24 Điện tích dịng điện DC AC + Mỗi điện tử mang điện tích: –1.602 x 10-19 C (Coulombs) + 1C = Điện tích 6.242 x 1018 điện tử (electron) + Ký hiệu điện tích: Q Đơn vị: coulomb (C) Dịng điện (Current) DC (Direct current): Dịng chiều – Dịng điện có chiều không đổi theo thời gian – Tránh hiểu nhầm: DC = khơng đổi, – Ví dụ I=3A, i(t)=10 + sin(100πt) (A) – Là dòng dịch chuyển điện tích thơng qua vật dẫn phần tử mạch điện – Ký hiệu: I, i(t) – Đơn vị: Ampere (A) 1A=1C/s – Mối quan hệ dòng điện điện tích i (t ) = AC (Alternating Current): Dịng xoay chiều – Dịng điện có chiều thay đổi theo thời gian – Tránh hiểu nhầm: AC = Biến thiên theo thời gian – Ví dụ: d q(t ) dt i (t ) = cos(2πt ); i (t ) = + 12 cos(200πt ) t q (t ) = ∫ i (t )dt + q (t ) Nikola Tesla (1856 – 1943) t0 Ha M Do -PTIT Lecture 25 Ha M Do -PTIT signals output signals Speaker Encoder signals Decoder Transmitter signals Receiver 26 • Tín hiệu: đại lượng vật lý mang thông tin vào hệ thống • Ví dụ output Microphone Lecture Signal (Tín hiệu) Tín hiệu (Signal) Hệ thống (System) input Thomas Edison (1847 – 1931) – Tiếng nói, âm nhạc, âm … – Dao động từ hệ thống học – Chuỗi video ảnh chụp – Ảnh cộng hưởng từ (MRI), Ảnh x-ray – Sóng điện từ phát từ hệ thống truyền thông – Điện áp dòng điện cấu kiện, mạch, hệ thống… – Biểu đồ điện tâm đồ (ECG), Điện não đồ – Emails, web pages … Channel • Mỗi loại tín hiệu tương ứng với nguồn tự nhiên • Tín hiệu thường biểu diễn hàm số theo thời gian, tần số hay khoảng cách input Ví dụ hệ thống điện thoại 8/176 Ha M Do -PTIT Lecture 27 Ha M Do -PTIT Lecture 28 Hệ thống (Systems) mơ hình Tín hiệu Tương tự (Analog) Số (Digital) • Mơ hình (Model): Các hệ thống thực tế mơ tả mơ hình thể mối quan hệ tín hiệu đầu vào tín hiệu đầu hệ thống • Một hệ thống chứa nhiều hệ thống • Mơ hình hệ thống biểu diễn biểu thức toán học, bảng biểu, đồ thị, giải thuật … • Ví dụ hệ thống liên tục: ‹ Tương tự (Analog) ‹ ‹ ‹ Tín hiệu có giá trị biến đổi liên tục theo thời gian Hầu hết tín hiệu tự nhiên tín hiệu tương tự Digital ‹ ‹ Tín hiệu có giá trị rời rạc theo thời gian Tín hiệu lưu hệ thống máy tính tín hiệu số, theo dạng nhị phân x[n] x(t) … … t Ha M Do -PTIT Lecture 29 Analog Signal Digital Signal t , x(t ) ∈ ℜ n, x[n] ∈ Ζ Ha M Do -PTIT Biểu diễn dạng tín hiệu liên tục Rời rạc Biên độ liên tục x(t) t x[n] Thời gian rời rạc (Space) Ha M Do -PTIT t telegraph x[n] n n Switched capacitor filter, speech CD, DVD, cellular phones, storage chip, half-tone digital camera & camcorder, photography digital television, inkjet printer Lecture 30 Dòng điện (Current) – Là dịng dịch chuyển điện tích thơng qua vật dẫn phần tử mạch điện – Ký hiệu: I, i(t) – Đơn vị: Ampere (A) 1A=1C/s – Nguồn tạo tín hiệu dịng điện: Nguồn dịng Biên độ rời rạc Local telephone, cassette-tape recording & playback, phonograph, photograph Lecture Tín hiệu điện áp Tín hiệu dịng điện x(t) Thời gian liên tục (Space) n 31 9/176 Điện áp (Voltage) – Hiệu điện giữa điểm – Năng lượng truyền đơn vị thời gian điện tích dịch chuyển điểm – Ký hiệu: v(t), Vin; Uin; Vout; V1;U2… – Đơn vị: Volt (V) – Nguồn tạo tín hiệu điện áp: Nguồn áp Ha M Do -PTIT Lecture 32 Nguồn độc lập 1.2 Các phần tử mạch điện Nguồn áp + Nguồn độc lập + Nguồn có điều khiển + Phần tử thụ động + Ký hiệu phần tử mạch điện sơ đồ mạch (Schematic) Nguồn Pin + Nguồn áp độc lập lý tưởng Nguồn áp độc lập không lý tưởng + + _ V + _ V; v(t) RS V; v(t) _ Nguồn dòng Nguồn dòng độc lập lý tưởng I, i(t) Ha M Do -PTIT Lecture 33 Ha M Do -PTIT Nguồn có điều khiển Nguồn dịng độc lập khơng lý tưởng I, i(t) I, i(t) Lecture RS 34 Phần tử thụ động Nguồn áp Nguồn áp có điều khiển lý tưởng Nguồn áp có điều khiển khơng lý tưởng + _ U(I) + _ U(U) RS U(I) + _ + _ RS U(U) Nguồn dịng Nguồn dịng có điều khiển lý tưởng Nguồn dịng có điều khiển khơng lý tưởng I(I) I(U) I(I) RS RS I(U) 10/176 Ha M Do -PTIT Lecture 35 Ha M Do -PTIT Lecture 36 PIN Diode (Photodiode có lớp bán dẫn thuần) PIN Diode (2) Hấp thụ photon -> cặp e-lỗ trống -> dòng điện: i ( t ) = R p ( t ) R E ( t ) q R =η λ R = Đáp ứng hc η = hiệu suất lượng tử < (vd: 0,95%), q = điện tích e; h = số Planck (6,63.10-34 J/Hz) (a) Mơ hình thu quang PIN (b) Đáp ứng / bước sóng thu quang InGaAs/InP Đặc tuyến PIN Hình 9-17 Cấu trúc PIN có thời gian đáp ứng nhanh hiệu suất lượng tử cao Nhược điểm: dòng tối nhiễu tương đối lớn, đặc biệt bán dẫn có vùng cấm nhỏ Ge • Điốt PIN bao gồm lớp P, lớp I lớp N Lớp I lớp bán dẫn có điện trở cao để Điốt PIN phân cực ngược, lớp nghèo lan rộng lớp I để hướng phần lớn photon rơi hấp thụ • Trong lớp I có điện trường cao để hạt tải nhanh chóng cực tạo nên dịng quang điện mạch Ha M Do-PTIT Lecture Hình 9-18 37 Ha M Do-PTIT Lecture 38 Các đặc điểm điốt quang APD • Miền tăng tốc (miền hấp thụ ánh sáng) miền nhân hạt tải tách biệt • Khi có ánh sáng chiếu vào, hạt tải qua miền hấp thụ tăng tốc, chúng va đập mạnh vào nguyên tử bán dẫn gây nên ion hoá tạo cặp e-lỗ trống Quá trình lặp lặp lại nhiều lần -> hiệu ứng thác lũ -> tăng dịng quang điện bên ngồi, tăng độ khuếch đại (tăng độ nhạy APD) Điện áp phân cực ngược cao (>100V) -> Photon tạo cặp e/lỗ trống -> cặp e/lỗ trống tăng them hiệu ứng thác lũ q RAPD l λ , RAPD = M R, hc M = độ khuếch đại thác lũ (vd: 100) Độ khuếch đại cao, băng thông thường thấp hơn, nhiều nhiễu so với điốt PIN Ha M Do-PTIT Lecture Hình 9.19 Mơ hình APD với vùng nhân vùng hấp thụ tách biệt 39 162/176 Ha M Do-PTIT Lecture 40 Transistor quang (1) Transistor quang (2) Cấu tạo nguyên lý: • Transistor quang có cấu trúc lớp BJT thơng thường miền cực gốc để hở, có diện tích thích hợp để tiếp nhận ánh sáng chiếu vào qua cửa sổ • Khi Transistor quang chế độ hoạt động tiếp giáp BC phân cực ngược cịn tiếp giáp BE phân cực thuận • Khi ánh sáng chiếu vào Transistor quang, hạt tải sinh khuếch tán tới tiếp giáp BC, tiếp giáp tách điện tử lỗ trống để góp phần tạo nên dịng quang điện • Tiếp giáp BC có vai trị điốt quang, hạt tải từ phía tiếp giáp thuận BE tiêm chích vào cực gốc B Dịng quang điện miền B (dòng rò ICB ) trở thành dòng IB khuếch đại lên (β+1) lần collector Ha M Do-PTIT Lecture Ký hiệu: (a) !NPN !NPN Hình 9.20 Ký hiệu Transistor quang cực (a) Transistor quang cực (b) Đặc điểm: • Độ khuếch đại: 100 ÷1000 lần độ khuếch đại khơng tuyến tính theo cường độ ánh sáng chiếu vào mối nối cực C B • Tốc độ làm việc chậm tụ điện kí sinh Ccb gây hiệu ứng Miller • Tần số làm việc max ∼vài trăm KHz • Để tăng độ nhạy người ta chế tạo loại Transistor lắp theo kiểu Darlington 41 Ha M Do-PTIT Transistor quang (3) (a) (b) +VCC 1m 1N1183 +VCC RY RY 1k R R 1k D !NPN !NPN !NPN !PNP !NPN 42 Mạch điện hình (b) lấy điện áp Vc transistor quang để phân cực cho cực B transistor công suất Khi transistor quang chiếu sáng dẫn điện làm điện áp Vc giảm, cực B transistor công suất không phân cực nên ngưng dẫn rơle khơng cấp điện Mạch điện hìh (c) dùng transistor loại PNP nên có nguyên lý ngược lại mạch điện hình (b) quang transistor chiếu sáng dẫn điện tạo sụt áp điện trở để phân cực cho cực B transistor công suất loại PNP làm transistor công suất dẫn, cấp điện cho rơle Hiện người ta chế tạo JFET quang Thyristor quang (c) +VCC D Lecture Transistor quang (4) 1m 1N1183 Ứng dụng: (b) 1m 1N1183 !NPN RY Hình 9.21 Mạch điện a) dùng transistor quang lắp Darlington với transistor công suất để điều khiển rơle RY Khi chiếu sáng transistor quang dẫn làm transistor công suất dẫn cấp điện cho rơle 163/176 Ha M Do-PTIT Lecture 43 Ha M Do-PTIT Lecture 44 Các ghép quang (2) Lecture Hình 9.22 Nguyên lý 45 Ha M Do-PTIT Lecture Lecture 46 A Hình 9.24 Transistor quang Darlington 47 164/176 2N1595 1k 1N1183 !PNP G !NPN K Hình 9.25 Ký hiệu cấu trúc bán dẫn tương đương Thyristor quang Ha M Do-PTIT Lecture c) Bộ ghép quang với quang Thyristor: - Gồm điốt quang transistor lắp theo nguyên lý SCR - Khi có ánh sang hồng ngoại LED sơ cấp chiếu vào điốt quang có dịng điện IB cấp cho transistor NPN transistor NPN dẫn điều khiển transistor PNP dẫn điện Như thyristor quang dẫn điện trì trạng thái dẫn mà khơng cần kích liên tục sơ cấp - Để tăng khả chống nhiễu người ta nối chân G K điện trở từ vài KΩ÷vài chục KΩ NDAR1 1N1183 !NPN Các ghép quang (4) a) Bộ ghép quang Transistor: Phần thứ cấp: Transistor loại Si Đối với ghép quang transistor có chân transistor khơng có cực B, trường hợp ghép quang transistor có chân cực B nối (hvẽ) Bộ ghép quang khơng có cực B có ưu điểm hệ số truyền đạt lớn, có nhược điểm độ ổn định nhiệt Nếu nối cực B E điện trở ghép quang transistor làm việc ổn định với nhiệt độ hệ số truyền đạt bị giảm Hình 9.23 Bộ ghép quang transistor Ha M Do-PTIT Các loại ghép quang: Đặc điểm: • Điện áp cách điện sơ cấp thứ cấp (vài trăm vôn ÷ hàng ngàn vơn) • Bộ ghép quang làm việc với IDC IAC có tần số cao • Điện trở cách điện sơ cấp thứ cấp có trị số lớn (vài chục MΩ÷vài trăm MΩ) IDC • Hệ số truyền đạt dịng điện (IC/IF): vài chục % ÷ vài trăm % tuỳ loại ghép quang Các ghép quang (3) b) Transistor quang Darlington: có nguyên lý ghép quang với quang transistor với hệ số truyền đạt lớn vài trăm lần nhờ tính chất khuếch đại mạch Darlington Nhược điểm: ảnh hưởng nhiệt độ lớn nên chân B E transistor sau thường có điện trở để ổn định nhiệt !NPN IC 1N1183 IF FD1 BP104S Ha M Do-PTIT !NPN 1N1183 Mục đích: dùng để cách ly mạch có khác biệt lớn điện áp VD: mạch tự động điều khiển cơng suất có điện áp cao (U = 200V÷380V, 660V hay 1000V); mạch điều khiển thường có điện áp thấp mạch logic, máy tính hay hệ thống phải tiếp xúc với người Cấu tạo: Bộ ghép quang gồm thành phần gọi sơ cấp thứ cấp Phần sơ cấp điốt loại GaAs phát tia hồng ngoại, phần thứ cấp Transistor quang loại Silic Khi phân cực thuận, điốt phát xạ hồng ngoại chiếu lên mạch Transistor quang Nguyên lý: Phần sơ cấp LED hồng ngoại biến đổi tín hiệu điện thành tín hiệu ánh sáng Tín hiệu ánh sáng phần thứ cấp (Transistor quang) biến đổi lại thành tín hiệu điện 1N1183 Các ghép quang (Opto- Couplers) (1) 48 Các ghép quang (5) Các ghép quang (6) d) OPTO- Triac: có cấu trúc bán dẫn hình vẽ Ứng dụng: - Các loại ghép quang có dịng điện sơ cấp cho LED hồng ngoại khoảng 10 mA - Đối với transistor quang thay đổi trị số dòng điện qua LED hồng ngoại sơ cấp làm thay đổi dòng điện IC transistor quang thứ cấp - Các ghép quang dùng thay cho rơle hay biến áp xung để giao tiếp với tải thường có điện áp cao dòng điện lớn T2 2N5444 1N1183 1k 1k G!PNP FD1 BP104S !NPN !PNP FD1 BP104S !NPN T1 Hình 9.26 Ký hiệu cấu trúc bán dẫn tương đương Triac quang Ha M Do-PTIT Lecture 49 Ha M Do-PTIT Lecture 50 Các ghép quang (7) Các ghép quang (8) * Mạch điện hình 9.27 ứng dụng transistor quang để điều khiển đóng ngắt rơle Transistor quang ghép quang ghép Darlington với transistor cơng suất bên ngồi Khi LED hồng ngoại sơ cấp cấp cấp nguồn 5V transistor quang dẫn điều khiển transistor công suất dẫn để cấp điện cho rơle RY Điện trở 390Ω để giới hạn dòng qua LED hồng ngoại khoảng 10mA * Mạch điện hình 9.28 ứng dụng OPTO- Triac để đóng ngắt điện cho tải dùng nguồn xoay chiều 220V Điện trở 1kΩ để giới hạn dòng qua LED hồng ngoại khoảng 10mA Khi LED sơ cấp cấp nguồn 12V triac quang kích dẫn điện tạo dịng kích cho triac cơng suất Khi triac cơng suất kích dẫn điện cơng tắc để đóng điện cho tải D 390 1kΩ 1k RY Tải +12V 1N1183 NDAR1 U1 D30 2N5444 Hình 9.27 1m 1N1183 +24V 1N1183 +5V ~220V Hình 9.28 165/176 Ha M Do-PTIT Lecture 51 Ha M Do-PTIT Lecture 52 Lecture 10- IC Fabrication Technology (CN chế tạo vi mạch) CẤU KIỆN ĐIỆN TỬ Giới thiệu chung Quy trình chế tạo vi mạch Quy trình thiết kế vi mạch Quá trình chế tạo CMOS ELECTRONIC DEVICES Lecture 10- IC Fabrication Technology Đoạn film mô tả trình sản xuất IC: (CN chế tạo vi mạch) http://www.virlab.virginia.edu/VL/Semiconductor_science/IC_process/IC_process.htm Đỗ Mạnh Hà KHOA KỸ THUẬT ĐIỆN TỬ HỌC VIỆN CƠNG NGHỆ BƯU CHÍNH VIỄN THƠNG - PTIT 8/2009 Ha M Do - PTIT Lecture 10 Ha M Do - PTIT The Semiconductor Industry Lecture 10 IC Fabrication - Silicon INFRASTRUCTURE Industry Standards (SIA, SEMI, NIST, etc.) Production Tools Utilities Materials & Chemicals Metrology Tools –Wafer –Wafer Sizes –Devices and Layers PRODUCT APPLICATIONS Chip Manufacturer Wafer Fab Stages of IC Fabrication Consumers: • Computers • Automotive • Aerospace • Medical • other industries Customer Service Analytical Laboratories Original Equipment Manufacturers Technical Workforce Printed Circuit Board Industry –Wafer preparation –Wafer fabrication –Wafer test/sort –Assembly and packaging –Final test Colleges & Universities 166/176 Ha M Do - PTIT Lecture 10 Ha M Do - PTIT Lecture 10 Evolution of Wafer Size Devices and Layers from a Silicon Chip Conductive layer Top protective layer Metal layer 2000 Insulation layers 1992 Recessed conductive layer 1987 drain Silicon substrate 1981 1975 1965 50 mm 100 mm 125 mm 150 mm Ha M Do - PTIT 200 mm Silicon substrate 300 mm Lecture 10 Ha M Do - PTIT Quy trình sản xuất Vi mạch includes crystal growing, rounding, slicing and polishing Single crystal silicon - Có thể xem mask khuôn để đúc vi mạch lên silicon - Công nghệ sản xuất mask đại chủ yếu dùng EB (Electron Beam) - Các điện tử với lượng lớn (vài chục keV) vuốt thành chùm chiếu vào lớp film Cr đổ bề mặt thủy tinh - Phần Cr không bị che mask bị phá hủy, kết phần Cr không bị chùm electron chiếu vào trở thành mask thực - Một chip cần khoảng 20 tới 30 mask Giá thành mask cực đắt, cỡ vài triệu USD Assembly and Packaging: The wafer is cut along scribe lines to separate each die Wafers sliced from ingot Wafer Fabrication includes cleaning, layering, patterning, etching and doping Metal connections are made and the chip is encapsulated Scribe line A single die Assembly Packaging Test/Sort includes probing, testing and sorting of each die on the wafer Defective die GIAI ĐOẠN - SẢN XUẤT MASK Sản xuất Mask Wafer Preparation Lecture 10 Final Test ensures IC passes electrical and environmental testing 167/176 Ha M Do - PTIT Lecture 10 Ha M Do - PTIT Lecture 10 GIAI ĐOẠN - SẢN XUẤT MASK GIAI ĐOẠN - CHUẨN BỊ WAFER Nuôi tinh thể (Silicon crystal growth): - Tinh chế cát (SiO2) thành Silic nguyên chất (99.999999999%) - Silic nguyên chất pha thêm tạp chất nguyên tố nhóm nhóm để p-type wafer n-type wafer - Nuôi cấy tinh thể SiO2 để tinh thể kích thước lớn hình trụ trịn dài 1000mm, đường kính 200 – 300mm - Nguyên lý: Thăng hoa Si hay SiC nhiệt độ 1800-20000C áp suất 1100psi lò cao tần - Thiết bị: Crystalline Growth Chamber Crucible: Lò cao tần Ha M Do - PTIT Lecture 10 Ha M Do - PTIT Lecture 10 Nấu chảy Silicon 10 Cấu trúc Wafer GIAI ĐOẠN - CHUẨN BỊ WAFER Cắt lát Silicon tinh thể: -Silicon cắt thành trịn đường kính 200mm 300mm với bề dày cỡ 750um -Thiết bị: Wafer dicing machine: -Phần mềm: Thermocarbon’s Tcar 864-1 Wafer Dicing Saw Mài bóng làm wafer -Thiết bị: Wafer cleaner Có công ty chuyên sản xuất silicon wafer Chẳng hạn Shin'Etsu công ty cung cấp khoảng 40% silicon wafer cho thị trường bán dẫn Nhật Bản Giá wafer 200mm khoảng 20 USD Cỡ wafer thông thường: 200mm (10”) Công nghệ nhất: 300mm (12”) Die - Single IC chip 168/176 Ha M Do - PTIT Lecture 10 11 Ha M Do - PTIT Lecture 10 12 GIAI ĐOẠN - CÁC QUÁ TRÌNH XỬ LÝ WAFER GIAI ĐOẠN - CHUẨN BỊ WAFER Polysilicon Crystal Growth -Tất thực môi trường siêu (ultra clean room) Seed crystal Edge Rounding Crucible Heater Lapping Single Crystal Ingot Wafer Etching Crystal Trimming and Diameter Grind Slurry Polishing head Polishong Flat Grinding Polishing table Wafer Slicing Ha M Do - PTIT 10 Wafer Inspection Lecture 10 13 Ha M Do - PTIT GIAI ĐOẠN - CÁC QUÁ TRÌNH XỬ LÝ WAFER Lecture 10 14 GIAI ĐOẠN - CÁC QUÁ TRÌNH XỬ LÝ WAFER - Bước 1: Rửa (Wet process): Đây bước làm wafer dung dịch hóa học + Ví dụ APM (hỗn hợp NH4OH/H2O2/H2O) dùng để làm particle bụi khơng khí, bụi từ người bay + HPM (hỗn hợp HCl/H2O2/H2O) dùng làm tạp chấp kim loại (Cu, Au, Pt ) + HPM (hỗn hợp H2SO4/H2O2) làm tạp chất hữu (resist) kim loại (Ze, Fe ) + DHF (axit HF lỗng) dùng để loại bỏ phần SiO2 khơng cần thiết Bước 2: Ơ-xi hóa (Oxidation): Tạo SiO2 bề mặt wafer lớp SiO2 mỏng cỡ tới nanomet SiO2 Thin Oxide trở thành gate transistor - Bước 3: CVD (Chemical Vapor Deposition) Tạo lớp film mỏng bề mặt wafer phương pháp hóa học (SiO2, Si3N4 Poly-Si, WSi2) Ví dụ dùng CVD áp suất thấp môi trường SiH4 H2 để tạo lớp poly-Si (Si đa tinh thể) để làm điện cực cho transistor Polysilicon Silicon Thiết bị: MOCVD theo công nghệ MOS Silicon Wafer 169/176 Ha M Do - PTIT Lecture 10 15 Ha M Do - PTIT Lecture 10 16 GIAI ĐOẠN - CÁC QUÁ TRÌNH XỬ LÝ WAFER GIAI ĐOẠN - CÁC QUÁ TRÌNH XỬ LÝ WAFER - Bước 4: Cấy Ion (Ion implantation) - Bước 5: Loại bỏ (etching) Sử dụng nguồn ion lượng cao (vài chục tới vài trăm keV) bắn trực tiếp lên bề mặt Si nhằm thay đổi nồng độ tạp chất + Loại bỏ phần SiO2 khơng cần thiết + Có hai loại: Si –Wet-etching dùng axit HF lỗng để hịa tan SiO2 Ví dụ bắn ion As để tạo vùng n+ để làm source drain cho MOSFET Ha M Do - PTIT Lecture 10 –Dry-etching dùng plasma để cắt SiO2 khỏi bề mặt Si 17 Ha M Do - PTIT Lecture 10 18 GIAI ĐOẠN - CÁC QUÁ TRÌNH XỬ LÝ WAFER GIAI ĐOẠN - CÁC QUÁ TRÌNH XỬ LÝ WAFER - Bước 6: Quang khắc Photolithography Phương pháp xử lý quang học để transfer mask pattern lên bề mặt wafer Wafer phết lớp dung dịch gọi cản quang (resist), độ dày lớp khoảng 0.5um Ánh sáng chiếu lên mask, phần ánh sáng qua làm mềm resist Sau rửa dung dịch đặc biệt (giống tráng ảnh), phần resist không bị ánh sáng chiếu vào tồn wafer mask (trong trường hợp resist loại positive) - Bước 7: Sputtering + Là phương pháp phủ nguyên tử kim loại (Al, Cu) lên bề mặt wafer + Ion Ar+ với lượng khoảng keV môi trường plasma bắn phá target kim loại (Al, W, Cu) + Các nguyên tử kim loại bật bám lên bề mặt wafer + Phần bị phủ trở thành dây dẫn nối transistor với - Bước 8: Annealing + Xử lý nhiệt giúp cho liên kết chưa hoàn chỉnh Si (bị phá huỷ ion implantation etc.) tạo liên kết với H+ + Việc có tác dụng làm giảm cố mức lượng bề mặt Si SiO2 - Bước 9: CMP (Chemical Mechanical Polishing) + Làm phẳng bề mặt phương pháp cơ-hóa Đây kỹ thuật áp dụng vào semiconductor process + Có tác dụng hỗ trợ thêm cho xử lý photolithography, etching etc UV Light Mask Photoresist Wafer Ha M Do - PTIT Lecture 10 170/176 19 Ha M Do - PTIT Lecture 10 20 GIAI ĐOẠN - Kiểm tra GIAI ĐOẠN - CÁC QUÁ TRÌNH XỬ LÝ WAFER - Các xử lý phần lặp lặp lại nhiều lần tùy thuộc vào mức độ phức tạp chip - Cuối chip cắt rời (một wafer 300mm tạo khoảng 90 chip Pentium IV) - Một loạt xử lý khác back grinding (mài mỏng phần mặt chip), bonding (nối pins, dùng chì mạ vàng đồng), mold (phủ lớp cách điện), marking (ghi tên hãng sản xuất etc.) Polysilicon Gate SiO2 Insulator D L D W Drain Source n+ G SB G n+ channel S p substrate S substrate connected to GND n transistor Polysilicon Gate SiO2 Insulator D L W Drain Source p+ - Đóng gói - Xuất xưởng channel G SB G p+ S n substrate substrate connected to VDD p transistor Ha M Do - PTIT Lecture 10 21 Ha M Do - PTIT Quy trình thiết kế vi mạch High-level High-level Description Description Specifications Specifications Lecture 10 22 Các mức thiết kế - Full Custom - Application-Specific Integrated Circuit (ASIC) - Programmable Logic (PLD, FPGA) - System-on-a-Chip Structural Structural Description Description Synthesis Physical Design Placed Placed && Routed Routed Design Design Packaging Ha M Do - PTIT Technology Mapping Gate-level Gate-level Design Design Fabrication Logic Logic Description Description X=(AB*CD)+ (A+D)+(A(B+C)) Y = (A(B+C)+AC+ D+A(BC+D)) Lecture 10 23 171/176 Ha M Do - PTIT Lecture 10 24 Full Custom Design Structural/RTL Description ASIC Design Component Design Ctrl Mem Reg File Comp Unit Mem Reg File D C A RAM D A/D C Lecture 10 Comp Unit add82 add82 :: kadd8 kadd8 port port map map (( aa => => add_i1, add_i1, bb => => add_i2, add_i2, ci ci => => carry, carry, ss => => sum_o); sum_o); Mult_i1 Mult_i1