Tìm hiểu kiến trúc VXL intel core i5 i7 dựa trên vi kiến trúc sandy bridge
HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG - Hướng dẫn : TS. Hoàng Xuân Dậu VXL Intel Core i5/i7 Sandy Bridge 1 NỘI DUNG 2 I – GIỚI THIỆU II – KIẾN TRÚC VXL III – CÁC ĐẶC TÍNH & CÔNG NGHỆ MỚI IV – KẾT LUẬN GIỚI THIỆU Phát triển từ 2005 nhằm thay thế Nehalem Sản phẩm đầu tiên tháng 1-2011 Giai đoạn tock mới nhất Sử dụng socket 1155LGA thay 1156LGA, chỉ tương thích chipset 6-series 3 GIỚI THIỆU (tiếp) 4 KIẾN TRÚC VXL – TỔNG QUÁT Các Core và LLC (Cache L3 share) GPU System Agent 5 KIẾN TRÚC VXL – SƠ ĐỒ KHỐI 6 SƠ ĐỒ KHỐI – NẠP LỆNH & GIẢI MÃ 7 Bổ sung cache vi lệnh có tỉ lệ hit 80% Khi gặp hit VXL đưa cache lệnh L1 và các thành phần giải mã vào “sleep” Branch Predictors được cải tiến, tăng gấp đôi kích thước phần Branch Target Buffer (BTB) SƠ ĐỒ KHỐI – OUT OF ORDER Sử dụng Physical Register File lưu các toán hạng của vi lệnh (dữ liệu) ROB chỉ chứa thông tin về trạng thái của vi lệnh Vi lệnh chứa con trỏ đến toán hạng của nó ROB chứa cả dữ liệu và trạng thái cho vi lệnh Sử dụng Retired Register File , vi lệnh sau khi xử lý chép kết quả từ ROB sang đây 8 EXECUTION UNIT 9 Mỗi đơn vị thực thi kết nối cới Scheduler bằng đường dữ liêu 128-bit. Để thực hiện các lệnh AVX mới mang 256-bit dữ liệu, thay vì thêm các đường dữ liệu và các đơn vị 256-bit vào CPU, 2 đơn vị thực thi được kết hợp với nhau (dùng cùng lúc) MEMORY CLUSTER 10 Việc cải tiến hiệu năng xử lý làm tăng yêu cầu nạp/ghi. Sandy Bridge thay đổi tính năng của các đơn vị nạp và ghi địa chỉ, có thể linh hoạt đảm cả 2 vai trò. Điều này giúp tăng hiệu suất do yêu cầu nạp và ghi thường không đối xứng . HỌC VI N CÔNG NGHỆ BƯU CHÍNH VI N THÔNG - Hướng dẫn : TS. Hoàng Xuân Dậu VXL Intel Core i5/ i7 Sandy Bridge 1 NỘI DUNG 2 I – GIỚI THIỆU II – KIẾN TRÚC VXL. 6-series 3 GIỚI THIỆU (tiếp) 4 KIẾN TRÚC VXL – TỔNG QUÁT Các Core và LLC (Cache L3 share) GPU System Agent 5 KIẾN TRÚC VXL – SƠ ĐỒ KHỐI 6 SƠ ĐỒ KHỐI