Khối Л thực hiện các nhiệm vụ chính sau: Nhận thông tin trạng thái hoạt động của ĐTD; thông tin từ các khối phát hiện mục tiêu (PHMT), tín hiệu hiệu chỉnh (CК); thao tác[r]
(1)THIẾT KẾ KHỐI LOGIC KHỐI ĐIỆN TỬ CƠ CẤU PHĨNG KHÍ CỤ BAY SỬ DỤNG FPGA TRÊN CƠ SỞ NGHIÊN CỨU,
PHÂN TÍCH, MƠ PHỎNG NGUYÊN LÝ HOẠT ĐỘNG KHỐI LOGIC NGUYÊN MẪU
Đỗ Tuấn Cương1, Bùi Văn Tuân1*, Đinh Văn Minh1, Nguyễn Viết Hoa2
Tóm tắt: Bài báo trình bày phân tích nguyên lý hoạt động khối logic khối điện tử nguyên mẫu cấu phóng khí cụ bay, mơ hoạt động trường hợp xử lý trình bày phương án thiết kế khối logic dựa vi mạch tích hợp cao FPGA
Từ khóa: Khí cụ bay, Cơ cấu phóng, Khối logic, FPGA 1 MỞ ĐẦU
Cơ cấu phóng (CCP) tổ hợp khí cụ bay (KCB) dùng để chuẩn bị phóng phóng KCB CCP KCB nguyên thiết bị điện tử có thuật tốn hoạt động phức tạp, có sở linh kiện vi mạch lai (hybrit) (xem hình 1(a)), việc “giải mã” tiến tới làm chủ thiết kế gặp nhiều khó khăn
(a) (b)
Hình 1. Vi mạch lai CCP (a); Khối Л nguyên CCP (b)
Trong chuyển giao công nghệ, ta nhận vẽ thiết kế tài liệu cơng nghệ, khơng có tài liệu giải thích ý nghĩa, thuyết minh kỹ thuật công nghệ Hiện nay, việc sản xuất CCP tổ hợp KCB theo li-xănggặp khó khăn phần ta chưa nắm vững nguyên lý, thuật toán hoạt động sản phẩm cách Vì vậy, nghiên cứu tìm hiểu nguyên lý, thuật toán hoạt động thành phần tổ hợp KCB tảng quan trọng nghiên cứu làm chủ công nghệ, tiến tới làm chủ thiết kế sau Theo định hướng này, thời gian qua, Bộ Quốc phòng phối hợp với Bộ Khoa học Công nghệ mở Đề án nghiên cứu làm chủ công nghệ chế tạo tổ hợp KCB tầm thấp để hỗ trợ ngành Công nghiệp Quốc phòng triển khai sản xuất hiệu
(2)2 PHÂN TÍCH KHỐI Л TRONG THIẾT KẾ NGUN MẪU
Sau q trình phân tích vẽ thiết kế [1] khối Л thực tế (hình 1b), khảo sát nhà máy, tác giả tổng hợp sơ đồ khối khối Л trình bày hình 2, đồng thời xây dựng lưu đồ thuật toán xử lý logic hình
Rơ le 4.64s
Mạch đ/k sẵn sàng
Sơ đồ mở hãm theo chu kz
Mạch cấp t/h dắt ngang
Mạch đ/k rơ le ПAД CД
Trigger phóng Chọn chế độ TĐ-Bằng tay Mạch liên lạc với máy hỏi Mạch tạo t/h âm thanh Mạch tạo t/h ánh sáng Mạch ngắt t/h dẫn Mạch chế áp φк Mạch ngắt bộ chọn Sẵn sàng 50Hz C[0]И[1]
ĐK sẵn sàng PPO[1] Ngắt tăng tốc[1]
Ngưỡng CK min Ngưỡng CK max Ngưỡng bám sát Ngưỡng đường ngắm T/h có MT (tín/tạp) Mục tiêu/Nền
Điện áp chuẩn 180⁰ Điện áp chuẩn 270⁰
Đ/áp chuẩn tới CK t/h Sẵn sàng
tới PHMT
Rơ le ПAД Rơ le CД TP Xuất phát[1]
TP Sẵn sàng
PПO[1]
Bật t/h dẫn
Ngắt t/h dẫn
Chế áp
Ngắt chọn
T
T/h âm tới CK
T/h ánh sáng Hỏi PP[1] 20/200 Làm tươi Ngắt 1Л14 Л2[1] Л1[1] Cấm -20V vào mồi lửa điện 800Hz Âm từ PMMT TP [1] TP trong
Hình 2 Sơ đồ khối chức khối Л cấu phóng khí cụ bay
Khối Л thực nhiệm vụ sau: Nhận thông tin trạng thái hoạt động ĐTD; thông tin từ khối phát mục tiêu (PHMT), tín hiệu hiệu chỉnh (CК); thao tác xạ thủ; Trên sở điều kiện ban đầu, thực mở chốt ĐTD, phân tích tín hiệu thơng tin theo thuật tốn xử lý logic nhiều bước dạng vịng lặp; đánh giá điều kiện phóng; tạo tín hiệu ánh sáng âm thơng báo cho xạ thủ; Khi đủ điều kiện phóng, theo chế độ phóng chọn, thực phóng điều khiển q trình phóng KCB Khối Л làm việc hai chế độ: chế độ “C” “И” tùy thuộc vào loại KCB bệ phóng
Trung tâm xử lý logic khối Л mạch tự động mở chốt theo chu kỳ (MCTCK) Mạch hoạt động theo nguyên lý phân tích logic kiện theo bước dạng vịng lặp Phân tích logic thể lưu đồ thuật tốn hình Kết thúc phân tích theo bước, tất điều kiện phân tích tích cực có tín hiệu “giải mã” (“ДЕШ”) kết hợp với tín hiệu máy hỏi để kích hoạt trigger phóng
Hoạt động khối Лtrong chế độ “И” theo lưu đồ thuật toán
Khi cấp nguồn cho CCP, rơ le thời gian 4.64 s giữ chậm kích hoạt mạch điều khiển sẵn sàng khoảng thời gian 4.64 s để mạch điện CCP khối Л thiết lập trạng thái ban đầu Sau thời gian giữ chậm, có tín hiệu mức “1” cấp tới mạch điều khiển sn sng
(3)Bắt đầu
NhËp t/h ГОТОВ, ОБН, РРО ГОТОВ = [0], ОБН = [1], РРО = [0]
Më chèt quay, sang bước 2
Kh«ng më chèt con quay
NhËp t/h ЭРСЛ, ЭРСКМ, Ц/Ф
ЭРСЛ = [0], ЭРСКМ = [0],
Ц/Ф = xung Më chèt quay,
sang bước 3
ЭРСК = [0]
ЭРСК = [0] M¸y hái:
Máy bay địch?
KÝch ho¹t Trigger phãng
CÊm phãng
KÕt thóc §óng
Sai CÊp ngn, nhËp C[0]И[1] =
Gi÷ chËm 4.64 s
Sai
§óng
NhËp t/h ЭРСЛ, ЭРСКМ, Ц/Ф, ЭРСК, ЭРП, PPO, OБН
§óng
§óng
§óng
§óng
Sai Sai
Sai
§óng
Sai Sai
Chờ ЭРСК = [0]
ЭРСЛ = [0], ЭРСКМ = [0], OБН = [1],
PPO = [0], Ц/Ф = xung, ЭРП = [1]
Më chèt quay, sang bưíc 4
NhËp t/h ЭРСЛ, ЭРСКМ, Ц/Ф, ЭРСК, ЭРП, PPO, OБН, m¸y hái
ЭРСЛ = [0], ЭРСКМ = [0], OБН = [1],
PPO = [0], Ц/Ф = xung, ЭРП = [1] Vµo bước
Sai
§óng
Hình 3. Lưu đồ thuật tốn hoạt động MCTCKkhối Л chế độ “И”.
Các tín hiệu vào mạch MCTCK để phân tích là: “ngưỡng đường ngắm”có tín hiệu
(4)CК.max”có tín hiệu mức “1” tín hiệu hiệu chỉnh (CК) tạo vận tốc góc bám sát quay lớn 120
/s(“ЭPCK>120[1]”);“ngưỡng CК.min”có tín hiệu mức “1” tín
hiệu CК tạo vận tốc góc bám sát quay nhỏ 10
/s (“ЭPCKM>10[0]”);
“ngưỡng bám sát” có tín hiệu mức “0” quay tiếp tục bám sát MT có tín hiệu
“dẫn” cản trở (“ЭРCЛ[0]”); “có xạ MT” (“ИСТОЧНИК[0]”); “mục tiêu/nền”
(“Ц/Ф”)
Các tín hiệu mạch MCTCK tín hiệu: “20/200” (xung chuyển bước); “mở
chốt quay”(“PP[1]”); “Truy vấn máy hỏi” (“ЗАПРОС[1]”);“tín hiệu giải mã”
(“ДЕШ”); “làm tươi” (“ОБН 1”)
Ngồi cịn có tín hiệu đồng điều khiển như:xung 50 Hz; báo đối tượng C[0]И[1];tắt máy hỏi (“OTKЛ.1Л14”); điều khiển sẵn sàng (“ГОТОВ”);chọn chế độ phóng tự đơng hay tay (“A- P”)
Khi tín hiệu đầu vào khơng phù hợp xảy trường hợp: xuất tín hiệu “làm tươi” (“ОБН 1”) yêu cầu truy xuất lại;cấm mở chốt quay” (“PP[1]”) mạch nằm trạng thái chờ điều kiện đầu vào thỏa mãn
Phân tích logic tiến hành theo bước sau:
Bước 1: kéo dài 0.2s, bước chuẩn bị, bắt đầu tín hiệu “ГOTOB” = [0], tín hiệu
“ОБН[1]” =[0], “cò 1”=[1] (PPO[1]), quay mở chốt;
Bước 2: kéo dài 0.2s, kiểm tra tồn ổn định tín hiệu “ЭРCЛ[0]” =[0], (hoặc)
tín hiệu “ЭРCКM[0]”=[0], tín hiệu “Ц/Ф” = chuỗi xung dương độ rỗng nhỏ (tín hiệu PHMT) tín hiệu “ОБН[1]”=[0], “PP[1]”=[1]; Nếu điều kiện khơng thỏa mãn quay bị chốt trở lại, mạch quay trở lại từ đầu;
Bước 3: kéo dài 0.2s, tiếp tục kiểm tra tồn ổn định tín hiệu “ЭРCЛ[0]”=[0],
(hoặc) tín hiệu “ЭРCКM >10[0]” =[0], tín hiệu “Ц/Ф” = chuỗi xung dương độ rỗng nhỏ,
tín hiệu “ЭРП >20[0]”=[1], tín hiệu “ЭРCК >120[1]”=[0] tín hiệu “ОБН [1]”=[0],
“PP[1]”=[1] kéo dài 0.2s Nếu tín hiệu “ЭРCК >120[1]” =[1], mạch trạng thái chờ cho
tới “ЭРCК >120[1]” =[0], thời gian bước kéo dài Nếu tín hiệu “ЭРП
>20[0]”=[0], quay bị chốt trở lại Chỉ tín hiệu “ЭРП >20[0]”=[1] quay mở chốt phân tích logic phải quay lại từ đầu;
Bước 4: kéo dài 0.2s, kiểm tra trạng thái “Oткл 1Л14” (bằng [0] máy hỏi bật, [1]
máy hỏi tắt), tổ hợp tín hiệu “Đường dây 1” (“Линия 1”), “Đường dây 2” (“Линия 2”)
kết giải mã tín hiệu nhận dạng địch - ta Khi máy hỏi tắt, khơng có truy cập giải mã
máy hỏi Khi máy hỏi bật thời điểm kết thúc bước bắt đầu bước có tín hiệu “u
cầu truy cập” máy hỏi (“Запрос [1]”) tạo Máy hỏi truyền tới khối Л tín hiệu
“Đường dây 1, 2” (“Линия 1, 2”) thông báo kết nhận dạng địch-ta Mạch MCTCK tạo
ra tín hiệu: “Ngồi” (“Bнешний”) để lật trạng thái trigger phóng, cho phép phóng KCB
khi có thơng tin MT “địch”; tín hiệu “Trong” (“Bнутрений”) để khóa trigger phóng, tạo
tín hiệu âm giật ngắt quãng báo hiệu cho trắc thủ biết MT “ta”
Trong bước tiếp tục kiểm tra tồn ổn định tín hiệu “ЭРCЛ[0]” =[0], (hoặc)
tín hiệu “ЭРCКM >10[0]”=[0], tín hiệu “Ц/Ф” = chuỗi xung dương độ rỗng nhỏ, tín hiệu
“ЭРП >20[0]”=[1], tín hiệu “ЭРCК >120[1]” =[0], tín hiệu “ЭРCК >120[1]”=[1],
quay trở lại bước 3;
Kết thúc phân tích theo bốn bước, tất điều kiện phân tích tích cực có tín hiệu “giải mã” (“Деш”) kết hợp với tín hiệu máy hỏi để kích hoạt trigger phóng
(5)mãn (tín hiệu “ЭРCЛ [0]”=[1]), ta có giản đồ điện áp chân tiêu biểu mạch MCTCK hình 4a, b
(b)
Hình 4. Giản đồ điện áp mơ tả hoạt động mở chốt theo chu kỳ điều kiện phóng thỏa mãn(a); điều kiện phóng lỗi tín hiệu“ЭРCЛ [0]”=[1] (b)
3.XÂY DỰNG MƠ HÌNH VÀ MƠ PHỎNG KHỐI Л
Hình 5 Mơ hình mạch điện mở chốt theo chu kỳ
Trong khn khổ báo, nhóm tác giả trình bày mơ hình mơ hoạt động mạch MCTCK khâu khối Л Mơ hình mạch điện mơ mạch
MCTCK cơng cụ Proteus hình 5, gồm có thành phần sau (Các tín hiệu đầu
vào mơ cơng tắc, tín hiệu theo dõi đèn LED giả
định thơng qua hình xi lơ ảo Các chi tiết khơng thể sơ đồ)
(6)Bộ đếm U5:B; cổng U2:B; U2:C điều khiển theo chân R, V tín hiệu từ IC U4:A, U1:D, U2:A;
D-trigger (U6:B) đảo, giữ chậm tín hiệu đầu đếm nhị thập phân; - Thanh ghi dịch bốn kỳ U7:A, U8:B;
- Các phần tử logic để quy không ghi dịch U7:B; U7:A U8:B (U3; U4:C; U9:C; U4:D; U9:A);
Các phần tử logic để phân tích tín hiệu đầu vào (U4:B; U9:D; U5:A; U10:B; U2:B; U2:D; U11:B; E10.2; U11:D; U13:B; U10:C; U12:A; U12:B);
(a) (b)
Hình 6. Phân tích bước điều kiện phóng đủ(a); “ЭРCЛ[0]”=[1] (b).
(a)
(b)
(7)Thực mô với hai trường hợp phân tích mục cách đặt tổ hợp tín hiệu đầu vào thích hợp nhờ cơng tắc, nối que đo ô xi lô ảo kênh vào số điểm đo giống phân tích hình 4, chỉnh xi lơ theo biên độ 10 V/ô, theo thời gianlà 80 ms/ô, ta quan sát thấy dạng sóng hình xi lơ ảo hình Trên hình 6a, dạng sóng thể rõ bốn bước phân tích với chiều dài bước 0.2s Khi tín hiệu “ЭРCЛ [0]” = [1], tới bước thứ 3, việc phân tích bị dừng lại sơ đồ phải quay trở phân tích từ đầu, xem hình 6b Điều chứng minh phân tích ngun lý sơ đồ dạng sóng hình 4a,b xác
Các tác giả tiến hành thiết kế mẫu bảng mạch khối Л sử dụng linh kiện điện tử có độ tích hợp thấp, gồm tồn vi mạch rời, xem hình 8a Kết thử nghiệm phịng thí nghiệm (PTN) nhà máy cho thấy mẫu đạt tất 21 tham số điện bảng mạch logic nguyên Đây bước quan trọng q trình thiết kế “ngược”, khẳng định tính đắn tất nghiên cứu thiết kế mẫu nguyên mô tiến hành
Sau đó, dựa kết mẫu bảng mạch tích hợp thấp, tác giả tiến hành xây dựng mơ hình mơ khối Л cơng cụ mô TestBench Xilinx sử dụngFPGA Spartan XC6SLX9, xem hình Kết mơ phỏng, thiết kế FPGA, cho thấy hoàn toàn trùng với phân tích mạch điện hình 4a,b mơ mạch điện thử nghiệm mẫu tích hợp thấp
(a)
(d) (b)
(c)
(e)
Hình 8 Bảng mạch khối Л tích hợp thấp (a); sử dụng FPGA (b); KĐT cải tiến (c);Kiểm
trakhối Л 150-ПКЛ (d); Kiểm tra KĐT 9Ф719 (e);