Bài tập kỹ thuật điện tử đỗ xuân thụ, nguyễn viết nguyên (XB năm 2007)

THƯ VIỆN ĐẠI HỌC NHA TRANG M 621.381076 Đ 450 Th A I XUÂN THỤ - NGUYỀN VIẾT n g u y ê n Bài tập THUẬT ĐIỆN TỬ TS ĐỖ XUÂN THỤ - TS NGUYỄN VIẾT NGUYÊN Bài tập KỸ THUẬT ĐIỆN TỬ (Tái lần thứ mười) NHÀ XUẤT BẢN GIÁO DỤC II 2007 / C X B /77 2119 M ã số : B 254 T DAI LỊI NĨI ĐẦU Cuốn "Bài tập ki thuật diện tử" biên soạn tiếp sau giáo trinh "Kỉ thuật điện tủ" Hội dòng mồn học Bộ Giáo dục Đào tạo thông qua dùng làm tài liệu giảng dạy trường Đại học k ỉ thuật N hà xuất Giáo dục phát hành Trong biên soạn cố gắng trinh bày nội dung theo trình tụ cùa giáo trinh dã xuất Sách gồm chương, chia làm hai phần P h ẩ n th ứ n h ấ t có ch n g : Chương 1, gồm tập liên quan tói ki thuật tương tự (kí thuật analog) Chương giới thiệu tóm tắt ván d'ê lí thuyết Chương gồm 20 tập có lời giải chương gôm khoảng 50 đề tập P h ầ n th ứ h có ch n g : Chương 4, 6, bao gồm tập có liên quan tới ki thuật xung - số (kỉ thuật digital) có bổ cục tương tụ phần thứ vói 10 tập có lịi giải khoảng 40 d'ê tập khác Cuốn "Bài tậ p kĩ th u ậ t đ iệ n tử" dược dùng làm tài liệu bổ trọ cho sinh viên học môn "Ki thuật diện tủ" Sách tài liệu tham khảo cho đói tượng có liên quan tới ngành k ỉ thuật diện tủ tin học 'Trong trinh biên soạn, sách cịn sai sót, chúng tơi mong nhận dược góp ý bạn dọc gần xa Thư từ liên hệ xin gửi vè dịa : Khoa Điện tử - Viễn thông, trường Đại học Bách khoa, Hà Nội Điện thoại số : 8692242 - 8692931 C ác tá c g iả PHẦN I K Ĩ THUẬT TƯƠNG Tự Chương TÓM TẮT L Í THUYẾT Điện áp dịng điện hai thông số trạ n g th m ột m ạch điện Sự liên hệ tương hỗ thồng số th ể qua điện trở (trở kháng) Điện trở phẩn tử cđ th ể tuyến tín h hay phi tuyến tùy theo quan hệ hàm số u = f(i) điện áp trê n đầu dòng điện qua Đường đổ thị biểu diễn quan hệ hàm số u = f(i) gọi đặc tuyến VônAmpe phần tử H quy tắc quan trọ n g để tín h tốn m ột mạch điện : a) Quy tác vòng điện áp : Tổng điện áp rơi phần tử ghép liên tiếp n h au theo võng kín (đi dọc theo vịng nhánh n ú t gặp lần trừ n ú t x u ất phát) (hay giá trị điện áp đo theo nhánh song song nối điểm khác A B m ạch điện nhau) b) Quy tắc n ú t dòng điện : Tổng dòng điện khỏi điểm (nút) m ạch điện ln tổ n g dịng điện vào n ú t Hiệu ứng van (chỉnh lưu) điốt bán d ẫn tín h chất dẫn điện không đổi xứng theo hai chiễu m ột tiếp xúc công nghệ dạng p -n a) Theo chiều mở (phân cực th u ận : uAK » U D ) điện trở điốt nhỏ (101 -f- 103 Q), dòng qua điốt lớn (10-3 -r 102A), giảm áp điốt cố định cỡ 600mV có hệ sỗ nhiệt độ ấm (-2.10_3/°K) (xét với điốt cấu tạo từ Si), b) Theo chiều khóa (phân cực ngược : ƯAK < UD) điện trở điốt lớn (> 105 Q), dòng qua điốt nhỏ ( 10"6 -T- 10~9A) tă n g theo nhiệt độ (khoảng 10%/°K) c) Khi điện áp ngược đặt vào đủ lớn UAK < Uy < điốt bị đánh thủng m ất tính chất van (1 cách tạm thời bị đánh thủng điện cách vỉnh viễn bị đánh thủng nhiệt) Người ta sử dụng tính chất đánh thủng tạm thời (Zener) để làm điốt ổn áp tạo điện áp ngưỡng điểm cẩn thiết mạch điện Điện ấp ngưỡng Uy có hệ số nhiệt dương, khoảng 2.103/°K ứ n g dụng quan trọng điốt : a) Nắn điện xoay chiều thành chiểu nhờ sơ đổ chỉnh lưu (một nửa chu kì, hai nửa chu kì cẩu, bội áp) Khi tải điện trở thuẩn, điện áp có dạng xung nửa hình sin với trị tru n g bình (1 chiều) xác định hệ thức 2-15 (SGK), tải điện dung, sơ đổ chinh lưu làm việc chế độ xung, tụ điện san điện áp nhấp nhô sau chinh lưu, giá trị chiều tính (2.21) (2.29) (SGK) b) H ạn chế biên độ điện ẩp xoay chiêu (phía hay phía dưới) giá trị ngưỡng cho trước dịch mức điện th ế chiểu điểm khác mạch điện chế độ mở c) Ổn định giá trị điện áp chiểu giá trị ngưỡng Uy nhờ đánh thủng Zener nối tiếp thêm điốt mở để bù nhiệt tạo phấn tử gọi ống ổn áp chuẩn kĩ th u ật mạch, có độ ổn định điện áp theo nhiệt độ gẩn lỉ tường ,, Khi phân tích tác dụng điốt mạch điện, người ta thường dùng vài mơ hình gần đơn giản để mơ tả điốt : a) Là nguồn dịng điện lí tưởng mức ngưỡng UAK = mở (uAK > 0) điện trở điốt 0, sụt áp no bỏ qua, dịng mạch ngồi qua điốt điện áp điện trở mạch ngồi định Khi đóng (uAK < 0) điốt coi nguồn dòng lí tưởng (điện trở VCL, dịng ngán mạch I m = Is » ov b) Thi mức điện áp U AK = U D, điốt chuyển từ khóa sang mở tương đương m ột nguồn điện áp có nội trở b ằn g (Rđ = 0), với giá trị điện áp lúc hở mạch Ư p co' th ể tương đương điốt nguốn điện áp thực cđ nội trở nguồn Rd / điện áp hở m ạch U D c) ỏ chế độ xoay chiều, tầ n số tác động thấp điổt tương đương m ột điện trở xoay chiếu cđ giá trị Còn tẩ n số cao, cẩn ý tới giá trị điện dung điốt Cđ nối song song với điện trở xoay chiều r d 5, T ranzito cấu tạo gồm hai với ba điện (E) B i-T có th ể lưỡng cực (Bi-T) m ột phẩn tử phi tuyến có tiếp xúc pn (hai điốt J E JC ) đ ặt rấ t gần cực lối bazo (B), Colecto (C) em itơ làm việc chế độ sau : a) P h ân cực chiểu nguổn điện áp chiêu từ cho điốt JE mở, điốt JC khóa Đây chế độ khuếch đại b) P hân cực chiêu cho JE khóa JC mở gọi chế độ đảo c) Đ iễu khiển cho hai điổt đễu khóa (khơng phân cực phân cực thích hợp) hai điôt mở Đây chế độ chuyển m ạch (chế độ khóa) Bi-T H biện pháp để phân cực chiểu cho Bi-T để làm việc chế độ khuếch đại phân cực chia áp điện trở phân cực dòng cực bazơ Chế độ chiểu tố t n h ất đ ạt với uBt = 0,6V (vật liệu làm tran z ito ĩà Si) giá trị điện áp cực có giá trị ut, = (0 -ỉ- 0,1 )E ; UC1.: = (0,4 -ỉ- 0,6) E Ic = 0,5 Ic E giá trị nguổn chiểu, Ijị = 0,5 IB điểm m út trê n đường tài chiêu tẩ n g khuếch đại) (ở Các hệ thức quan trọng n h ất vê dòng chiêu Bi-T chế độ khuếch đại thể công thức (2.37) đến (2.41) SGK dùng cho ba kiểu mắc mạch B chung, c chung E chung a) Với dòng xoav chiều tín hiệu nhỏ, có phương gán tuyến tỉnh hóa Bi-T dùng tham số điện trở, tham số điện dẫn, dùng tham số hỗn hợp tham số vật lí cấu tạo Từ co' sơ đổ tương đương chiểu tương ứng pháp dùng dùng xoay b) Với kiểu mác Bi-T, có ba dạng họ đặc tuyến Vơn-Ampe quan trọng n h ất họ đặc tuyến vào, họ đặc tuyến họ đặc tuyến truyền đạt c) Có th ể xác định tham số chiểu xoay chiều Bi-T dựa họ đặc tuyến chiểu (tĩnh) hay họ đặc tuyến x ;hiểu (động) Đó tham số điện trở vào, điện trở ra, hệ số khuếch đại dòng điện hỗ dẫn Các kết quan trọng với sơ đổ khuếch đại : a) Kiểu mác EC : Chú ý tới hệ thức (2.131) đến (2.140) kết luận vật lí tần g EC cd RVÂO nhỏ, Rra lớn, hệ sơ khuếch đại điện áp dịng điện lớn ; làm đảo pha tín hiệu xoay chiều b) Kiểu mác CC : ý hệ thức (2.141) đến (2.149) kết luận vật lí : Tầng cc có Rvào lớn, Rra nhỏ, hệ số khuếch đại dòng điện lớn hệ số khuếch đại điện áp 1, khơng làm đảo pha tín hiệu c) Kiểu BC : ý hệ thức (2.150) đến (2.153) kết luận vật lí : Tẩng BC khơng làm đào pha tín hiệu, có Rvao nhỏ, Rr, lớn, sô' khuếch đai điên áp lớn số khuếch ‘3 đại dòng điện xấp xỉ d) Hệ số khuếch đại nhiều tần g ghép liên tiếp bàng tích số hệ số phần Tranzito trường (FET) phần tử cực (gọi cực nguồn - s, m - D cửa - G) cổ hiệu ứng khuếch đại giống Bi-T ng dòng cực m I D (hay cực nguồn Is) điều khiển điện áp đ ặt trê n cực điêu khiển G a) H ầu h ết F E T có tín h đối xứng cực s D có điện trở lối vào G kênh d ẫn rấ t lớn nên chúng thích hợp vối chế độ làm việc có dịng điện lối vào nhỏ so với Bi-T vài cẵp độ b) Theo c h ấ t cấu tạo có d ạn g F E T : loại có cực cửa tiếp xúc pn (JF E T ) loại có cực cửa lớp cách điện (MOSFET) Theo tín h ch ất dẫn điện kênh dẫn D s có loại kênh n (dẫn điện bàng điện tử) loại kênh p (dẫn điện lỗ trống) Theo phương thức hình th n h kênh dẫn có loại kênh đ ặt sẵn (có sẵn) kênh cảm ứ ng (khơng có sân) c) Tương tự Bi-T, có kiểu mác FE T b ản : kiểu nguồn chung (SC), k iểu m chung (DC) kiểu gặp : Cửa chung (GC) d) Phương pháp phân cực chiêu cho FET chế độ khuếch đại chủ yếu dùng dòng Is (tự phân cực), tạo điện áp chiều Trên điện trở cực nguổn UR = ISRS = - UGS, sau dẫn qua điện trở cửa - nguổn RG lớn tỡi cực G dùng làm thiên áp cực cửa cho JF E T cho |Ư GS| * 0,5 |U p| ID = 0,3IDO e) chế độ chuyển mạch, người ta chia FET thành nhóm : nhóm khóa thư ng mở (JF E T M OSFET - nghèo) nhóm khóa thư ờng đóng (M OSFET - giàu, kênh cảm ứng), có tín hiệu diễu khiển từ cực G, khóa chuyển trạ n g thái f) Các tín h ch át sơ đổ khuếch đại s c , DC suy từ tín h ch ất tương ứ n g sơ đổ khuếch đại EC cc B i-T với hệ thứ c tỉn h toán (2.169) đến (2.171) (2.178) (SGK) Bộ khuếch đại chiểu dùng để khuếch đại tín hiệu có tẩ n sơ cực th ấ p (biến đổi chậm theo thời gian) Sơ đổ phổ biến n h ấ t khuếch đại vi sai có cấu trú c cẩu cân song song với tín h ch ất đối xứng cao lối vào lơi có th ể sử dụng tro n g hai trư n g hợp đối xứng không đổi xứng lối vào Các tính chất quan trọng n h ất sơ đồ vi sai : a) Chỉ khuếch đại th àn h phần điện áp ngược pha (hiệu số) xét lối vào đối xứng, với hệ số khuếch đại tầ n g đơn EC (do tran zito vi sai đóng gdp nửa, Hệ thức tính tốn giống tẩ n g đơn EC) b) Không khuếch đại (nén) thành phần điện áp pha, co' hệ số suy giảm pha từ đến cẵp c) Khả chống trôi điểm o cao nhờ tính đối xứng cân nhiều khả hiệu chỉnh sai số điểm o d) Là cấu trúc từ đo' xây dựng vi mạch tuyến tính bổ sung thêm tẩn g khuếch đại vi sai tải động (là Tranzito nguồn dùng thay th ế điện trở tải colectơ Rc) sơ đố dịch mức chiểu, sơ đố phối hợp lối 10 Vi mạch tuyến tính (IC tuyến tính) khuếch đại điện áp vi sai lí tưởng với hệ số khuếch đại VCL (vô lớn), điện trở lối vào VCL, điện trở lối VCB (vô bé), có đặc tuyến truyền đạt điện áp lí tưởng dạng chữ s đặc tuyến tần sơ' lí tưởng lọc thơng thấp Các tính chất quan trọng sử dụng để khuếch đại điện áp : a) Sử dụng mạch hổi tiếp âm để mở rộng dải tẩn đặc tuyến tầ n số, nâng cao độ ổn định hệ số khuếch đại b) Thưòng gặp hai cấu trúc : Sơ đổ khuếch đại đảo sơ đổ khuếch đại không đảo, cơng thức tính tốn hệ sơ' khuếch đại phụ thuộc phẩn tử mạch hổi tiếp (hệ thức (2.237) với khuếch đại đảo (2.238) với khuếch đại khơng đảo) c) Có th ể kết hợp tính chất hai sơ đồ khuếch đại đảo không đảo sơ đổ để hình thành khuếch đại cộng hay trừ điện áp (bộ cộng trừ) 11 Các sơ đổ khuếch đại th u ậ t tốn thơng dụng khác : a) Sơ đổ vi phân điện áp lối vào theo thời gian với tính chất đặc trư ng ổn định cao b) Nếu biết trước đố thị thời gian Xj(t) X2(t) X3(t) (dạng tự chọn), vẽ dạng Fị(t) theo giả thiết chọn c) Tìm cấu trúc thực hàm F (i = - 6) phẩn tử NAND có hai lối vào B i tậ p 6.18 Cho mạch điện hình 6.16 với hai lối vào biến Xj X2, hai lối nhận hàm Fj F2 a) Viết biểu thức logic Fj F2 đưa chúng vé dạng tối thiểu b) Lập bảng trạn g thái tương ứng F[ F c) Với dạng Xj(t) X2(t) biết trước (h 6.17) Vẽ dạng đổ thị thời gian cùa Fj(t) F2(t) phù hợp với Xj, X2 cho Hình 6.17 B ài tậ p 6.19 Cho hàm logic biến có giá trị-.dược xác định bảng trạng thái đáy : 175 X1X2X3 000 001 10 011 10 10 110 111 F1 Fo£ 1 1 0 1 1 F rF F5 1 0 '0 0 1 1 0 1 1 1 F6 1 0 1 F 1 1 F 1 1 1 F 1 1 a) Viết bỉa caeno cho hàm F t 4- Fạ cho b) Tối th iểu hóa hàm trê n b àn g phương pháp Cacno c) Xây dựng cấu trú c hàm F j 4- Fạ chi dùng th u ẫn loại NAND cử a hay loại NOR cửa vào B ài t ậ p 6.20 H àm khác dấu (cộng m odun nhị phân) biến định nghĩa F = Xi © X2 © X3 a) H ãy lập biểu thức đủ bảng trạ n g th F b) Xây dựng cấu trú c F từ phẩn tử logic NO, AND, OR c) N ếu tro n g biểu thức định nghỉa thay X3 X3 F = Xj © X2 © X3 th i k ết cầu a) b) có gi thay đổi B ài tậ p 6.21 Dựa vào định lu ật quy tắc (tiên đề) đại số logic, chứng m inh số định lí sau : x2) (Xj + x3) = Xj x2 + Xj x2 = Xj Xj + Xj x2 = Xj + x2 Xj (Xj + x2) =: Xj x2 X, (Xj + x2) = Xị a) (X + b) x i + X,X2 = Xj 176 Xj + x2 X3 c) Chứng minh tính chất sau phép cộng modun : X © x© x Xj = X ; X © = ; x ©x = X = © x2 = x3 Xj © x3 = Xt x2 © x3 = Xj B ài tậ p 6.22 Cho hàm logic biến sau : Fj = XjX2 + Xj x ; Gl = (Xj + X2)(X, + X3) F2 = X j x + X, x + x x ; g2 = (X, + X2)(X, + X3)(X2 + x 3) a) Chứng minh ràng Fj F2 biểu diễn hàm F Gj G2 biểu diễn hàm G b) Viết bảng trạn g thái bìa Cacno F G Co' n h ận-xét gỉ thời có X3 = X2 = hàm Fj F 2, trường hợp dùng hàm Fj hay F2 thuận lợi để ý tới tính chất độ chuyển trạng thái ^ biến hay hàm logic ? Tương tự với Gj G2 đồng thời X2 = X3 = c) Xây dựng cấu trúc thực F2 cấu trúc thực G2 từ phẩn tử NAND có cửa vào B ài tậ p 6.23 Cho hàm logic biến có biểu thức sau : Fj = xy + yz + zx F2 = x ỹ + ỹ z + Z X a) Tìm mối liên hệ hàm Fj F2 b) Thiết lập bảng trạn g thái bìa cacno Fj F2 c) Xây dựng cấu trúc Fj từ phẩn tử NAND cửa vào cấu trúc thực F2 từ phẩn tử NOR cửa vào B ài tậ p 6.24 Cho hai hàm logic biến sau : Gj = (x + y)(y + z)(z + x) G2 = xy + yz + zx 177 a) Tìm quan hệ logic Gj G2 b) Viết bìa cacno bảng trạ n g thái Gị G2 c) Xây dựng cấu trú c thự c G từ p h ẩn tử NAND cửa vào cấu trú c thự c G2 từ p h ẩn tử NOR cửa vào B i t ậ p 6.25 H ình 6.18 6.19 biểu diễn hai cấu trú c thực hàm F1 F2 tư ng ứng từ biến vào A, B, c, D E A- A- B - rv c c D D E £ Hình 6.18 Hình 6.19 a) Tìm biểu thức F j F dạng tối thiểu b) d ạn g đẩy đủ, tìm mối liên hệ logic F t F lập bảng trạ n g thái chúng B i t ậ p 6.26 Cho m ạch điện tử hình 6.20 Giả th iế t đấu vào biến logic X j, X2, X3 xung điện áp dương mức ov +5V, tả i R t nối tới đ ẩu có giá trị đủ lớn (Rt R4) r2 - r3 R = 1,5 kQ 17S ,6 k£ỉ, Hình 6.20 ọ +£ a) Xác định trạng thái logic Fj theo tất cáe trạng thái logic biến vào Xj, X2, X3 (với quy ước Xị = ov Xj = +5V).' b) Với nội trở nguồn điện áp Xj đủ bé ^nguổn hai trạ n g thái ~ 0) - í$2 - h - 70 ; ƯBE = +0.7V (ở trạng thái mở) Tính dịng áp cực cùa Tị m no' mở bão hịa khóa ngát dịng c) B iểu diễn kết q u ả câu a) theo đổ thị th ẳn g hàng với giá tr ị trạ n g th i biến Xj tùy chọn (phải chứa hết k n ă n g có th ể) d) Nếu có cửa vào có biến Xj tác động người ta xử lí đẩu vào thứ khơng dùng tới theo cách : 1) để hở mạch 2) nối đẩu vào với điểm w 3) nối đẩu vào với điểm +ỐV = E Với hình vẽ 6.20 6.21 cách ? Lí ? B ài tậ p 6.27 Cho mạch điện tử hỉnh 6.22 6.23, FET làm việc chế độ chuyển mạch lối vào có xung điện áp dương Xp X2 tác động a) Xác định trạn g thái giá trị logic Fj F2 theo tấ t khả khác Xj X2 (Lưu ý MOSFET kênh p là-loại khóa thường 179 mở cịn kênh n loại khóa thư ờng đóng liên quan tới chế độ nghèo chế độ giẩu tư ng ứng chkúĩig) b) M inh họa kết câu a) trê n đổ thị thời gian th ẳ n g h àn g E ^ t), F 2(t) theo X j(t) X2(t) cho trư ớc (với khả có th ể) Lập bảng trạ n g th i F j F 2c) H ãy suy rộng cấu trú c kết q uả cho biến X j, x 2, x : (hình vẽ cấu tạo b ản g trạ n g thái) B i t ậ p 6.28 Cho m ạch điện tử hình 6.24 25 Hình 6.24 Các T ranzito B i-T M OSFET làm việc chế -độ chuyển m ạch co' xung dương XjX2 X3 tác động ỏ lối vào (với M OSFET loại kênh p khóa thư ờng mở ch ế độ nghèo cịn M OSFET kênh n loại khóa thư ng n g át làm việc chế độ giầu) 180 a) Xác định tấ t trạng thái giá trị Fj F theo khả biến vào (khi phân tích trạng thái tranzito sơ đồ) Qua lập bảng trạng thái Fj F2 theo Xị b) Biểu diễn Fj(t) F2(t) theo giá trị Xj(t) tự chọn (chứa khả có thể) B ài tậ p 6.29 Cho hàm logic biến Fj (Xj, X2, X3, X4) c ó bảng trạn g thái sau : Hình 6.25 mi Xi x2x3 X 'F l f f f x2x3x4 m, Xi * 0 mọ 0 1 f F 0 1 1 Fi f 1 1 m0 -0 0 0 0 nu 0 0 m2 0 0 1 m3 0 1 0 m io mn 1 1 1 md 0 1 m i2 1 0 1 m5 1 1 1 1 1 0 1 m i3 m« mi4 1 1 0 1 rri7 1 1 0 mi5 1 1 0 i a) Thiết lập bìa Cacno cho hệ hàm Fị (i = 1, 2, 3, 4) tương ứng với bảng trạn g thái cho b) Thực tìm hàm tối thiểu Fj theo phương pháp Cacno c) Xây dựng cấu trúc logic thực hàm tối thiểu từ phẩn tử logic : 1) Từ phẩn tử hỗn hợp NO, AND OR 2) Từ phẩn tử NAND (hoặc NOR) 181 3) Từ p h ần tử th ô n g dụng (nếu có thể) B ài t ậ p 6.30 Cho hàm biến Gj (Xj, X2, X3, X4) (j = 1, 2, 3, 4) có bảng trạ n g th i sau : a) T hiết lập bìa Cacno cho hàm hợp với bảng trạ n g th i cho Gj theo b) Tối th iểu hóa hàm Gj (j = 1, 2, 3, 4) phù quy tắc Cacno c) Xây dựng cấu trú c hàm tối th iể u từ : ï ï li X, x x3x4 G, G Cm g m¡ X, x x X, G, G ; Gj G m 0 0 0 0 ms 0 1 0 ffii 0 1 0 mạ 0 1 0 m 0 0 1 m ío 1 0 m 0 1 1 m il 1 1 1 m 0 1 m u 1 0 1 ms 1 1 m u 1 0 m í 1 1 1 mu 1 0 1 m 1 1 1 mu 1 1 0 1) Các hàm NAND NOR 2) Các hàm F tư n g đương hay F khác dấu (nếu có thể) B i t ậ p 6.31 Cho hàm biến H k (Xj, X2, X3, X4) (k = 1, 2, 3, 4) cđ bảng trạ n g thái sau m¡ X, x2x3 X H l h H h m¡ X I Xz x3x4 H, H H h m 0 0 0 0 ms 0 0 mi 0 1 1 m9 0 1 1 m 0 1 1 m ío 1 0 1 m 0 1 1 m il 1 1 n i4 0 1 0 m i2 1 0 0 ms 1 1 mu 1 0 1 mé 1 1 m u 1 0 m? 1 1 0 m is 1 1 0 a) Viết bìa Cacno cho hàm H k tương ứng với bảng trạ n g thái cho b) Tìm hàm Hk sau tối thiểu hóa phương pháp Cacno c) Xây dựng cấu trúc logic thực hệ hàm Hk tối thiểu (Cần tim dạng cấu trúc gọn có th ể dùng phần tử logic hay phấn tử logic thông dụng) B ài tậ p 6.32 Cho hàm biến Aj, Bj, Ck với biến vào X4 X^ Xj X biểu thị bảng trạng thái sau : mo m, m^ m3 m4 m5 m6 m7 m8 m9 *3 0 0 0 0 1 x X Xo 0 0 1 0 1 0 1 1 1 0 0 A3 ^2 0 0 0 0 0 1 1 1 1 Ai Ao 0 1 0 1 1 1 B3 B2 0 0 0 0 1 1 1 1 1 B, Bo 0 1 1 0 1 0 1 1 C3 c c , Co 0 1 1 1 1 1 0 1 0 1 1 1 m 10 a) Thiết lập A| (Bj Ck) Bj Ck) theo quy bìa Cacno cho hàm b) Tối thiểu hệ hàm Aj(hoặc tác Cacno (lưu ý tổ hợp không dùng tới m10 -T- m 15 có th ể gán cho trị để tối thiểu hàm cho) c) Xây dựng cấu trúc logic thực hàm Aj, Bj, Ck sau tối thiểu B ài tậ p 6.33 Xuất phát từ bảng trạng thái thu gọn Trigơ vạn JK : J K Qn+1 a) Hãy th iết lập bảng trạng thái đầy 0 Qn đủ hàm Qn+1 phụ thuộc biến logic J, K Qn 1 b) Viết bìa Cacno cho hàm Qn+ J Q 1 183 c) Tối th iểu hóa Q n+1, đưa dạng tối giản qua viết phương trìn h đặc tín h Trigơ JK B i tậ p X u ất p h t từ bảng trạ n g th rú t gọn Trigơ RS, tro n g trạ n g th i đánh dấu X trạ n g thái cấm R s Qn+1 0 1 1 Qn X a) Lập bảng trạ n g th đủ àm r a Qn+J phụ thuộc biến vào R, s Qn b) Viết hệ phương trìn h hàm (một phương trìn h cho Qn+1 phương trìn h cho điều kiện cấm) c) R út gọn hệ phương trìn h th iết lập đưa dạng phương trìn h đặc tín h R S-Trigơ (nhờ quy tác đại số logic) B i tậ p Cho hàm biến có dạng F = Xj (X2 + X3) + X3X4 a) Viết biểu th ứ c F dạng đẩy đủ qua th iết lập bảng trạ n g th i F b) Xây dựng cấu trú c logic thực F với phần tử th u ẩ n n h ấ t NAND NOR cửa vào c) Với dạng x ^ t ) , X2(t), X3(t) X4(t) cho trước (tự chọn) lập đổ thị F (t) tư n g ứ ng (chú ý phải bao gổm tổ hợp trạ n g thái có th ể Xị(t)) B i tậ p 6 M ột m ạn g cấu trú c tổ hợp kết hợp với trigơ RC làm việc với biến logic lối vào (theo tr ậ t tự X2, Xj, XQ ứ ng với cấp nhị phân 2, 2° tương ứng) Hàm co' tín h ch ất sau : 1) N ếu X2X1XQ ^ m lối trạ n g th i 2) N ếu X2XjX0 « m th ỉ lối trạ n g th 3) N ếu X2X 1X0 < m X2X 1X0 > m ỏ m5 = x2Xj XQ , m2 = x2 x t XQ lối giữ trạ n thái trước có a) T hiết lập bảng trạ n g th mạch tổ hợp thỏa m ãn điều kiện nêu 18Í b) Tối thiểu hóa hàm mạng tổ hợp c) Hãy xây dựng sơ đố toàn cách nối tiếp hệ với RS Trigơ giải thích hoạt động qua bảng trạng thái RS no' ĐS ịfs = X,(X_2 + Xạ) jfR = Xj (X2 + x3) B ài t ậ p 6.37 Xây dựng cấu trúc (NAND NOR) thực hàm logic có biểu thức sau : 1) (A + B)(C + D)E 6) AB + CD + E 2) (A + B) c (D + E) 7) (A + B) (C + D )Ẽ 3) AB + C + DE 8) AB + CD + E 4) A (B + C) D 9) (Ã + B) (C + D) 5) A + BC + D 10) (A + B) (C + D) Tìm cách viết bảng trạn g thái hàm cách thu gọn (nhò đặt thêm biến phụ) (ở A, B, C D, E biến logic lối vào) B ài tậ p 6.38 Cho cấu trúc logic hỉnh 6.26 a) Viết biểu thức hệ hàm logic Ft), Fj, F 2, F j theo biến logic, đầu vào Xj 185 b) T hiết lập bảng chân lí hàm F 0, F p F 2, F (viết chung tro n g b ản g cột biến vào, cột hàm ra) c) Viết bìa Cacno cho hàm F 0, Fj, F 2, F tìm biểu thứ c tối th iể u chúng B ài t ậ p 6.39 Cho cấu trú c logic hình 6.27 Hình 6.27 a) Tìm biểu thứ c logic hàm F theo biến vào b) Có n h ận xét vể tín h ch ất m ạch (nếu coi biến vào Xị chứa thơ n g tin cịn biến Aj để điểu khiển) c) Mở rộng cho trư n g hợp nhóm Aj gồm biến biến trư ng hợp Aj gốm biến X| gồm 24 biến Xị gốm 23 d) Tìm cấu trú c tương đương với cấu trú c hình 6.27 thực phấn tử NAND (hay bàng p h ẩn tử NOR) B i t ậ p 6.40 Trong tập trạ n g th i cho, đổi lẫn vai trò lối hàm X, cịn lối vào Fj, Gj, Hj) ví dụ với 6.29 ngược lại : 186 6.29 đến 6.32, với bảng đẩu vào đấu (tức biến Aj (hoặc Bj có bảng trạ n g thái viết V o F , f V o R a F j f X , x Xj X., f R a Fj F * X , x 2x x4 0 0 0 0 1 0 0 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 ’0 1 1 0 1 1 0 0 1 1 0 1 1 Các câu hỏi tương tự với bảng thiết lập : a) Lập bỉa Cacno cho hệ hàm Xị ứng với bảng trạng thái đă cho b) Tối thiểu hóa hàm Xj theo quy tác Cacno c) Xây dựng cấu trúc logic biến đổi mã loại MỤC LỤC Trang L ịi n ó i đ ầ u PH ẦN I KĨ THUẬT TƯƠNG Tự Chương : T óm tắ t lí th u y ết Chương : B ài tậ p p h n I c ó lịi giải 15 Chương : D ẻ b i tậ p p h ầ n I 83 P H Ẩ N 11 Kĩ THUẬT XUNG - số Chương : T ó m tắ t li th u y ết 118 Chương : B ài t ậ p p h ẩ n 11 c ó lịi giải 129 Chương : Đ é b i tậ p p h ầ n 11 164 187 Chịu trách nhiệm xuât : Chu tịch HĐQT kiêm Tổng Giám đốc NGĨ TRAN i Phó Tổng Giám đốc kiêm Tổng biên tập NGUYÊN QUÝ THAO Tổ chức thảo chịu trách nhiệm nội dung : Phó Tổng Giám đốc kiêm Giám đốc NXBGD TP Hà Nội NGUYỄN XUÂN HÒA Biên tập lần đầu tái DUƠNG VÁN BẰNG Hiên tập kĩ thuúí : BÙI CHÍ HIỂU Trình bùv bìu : ĐỒN HỒNG Sửa in : HỒNG THỊ DIỄM PHỊNG CHẾ BẢN (NXB GIÁO DỤC) BÀI TẬP Kĩ THUẬT ĐIỆN TỬ Mã số: 7B2S4T7 - DAI In 2.000 (QĐ 58), khổ 14,5 X 20,5cm Tại N hà in Hà N am SỐ 29 - Đường L ê H oàn - TX Phủ Lý - H N am SỐ in: 319 S oĐ K K H xu ấ t bản: 11-2007/C X B /77-2119/G D In xong nộp lưu chiểu tháng năm 2007 CONG TY CO PHÂN SÁCH ĐẠI HỌC - DẠY NGHÊ HEVOBCO 25 H ÀN T H U Y Ê N - HA NÕI W e b s ite : w w w h e v o b c o c o rn v n V Ư Ơ N G M 'I N K IM C Ư Ơ N G C H Ả r í i !'».,} N O Q U Ó O T i' í TÌM ĐỌC SÁCH THAM KHẢO KĨ THUẬT ^ CỦA CÔNG TY SÁCH ĐH - DN - NXB GIÁO DUC Cơ sở kỹ thuật Laser Trần Đức Hấn - Nguyễn Minh Hiển Bài tập kĩ thuật điện tử Đỗ Xuân Thụ-Nguyễn Viết Nguyên Cơ sở kĩ thuật điện tử sô Đỗ Xuân Thụ - Vũ Đúc Thọ Thiết bị đầu cuối thông tin Vũ Đúc Thọ Tính tốn mạng thơng tin di dộng sơ Vũ Đúc Thọ Kĩ thuật điện tử sô Đặng Văn Chuyết Kĩ thuật mạch điện tử phi tuyến Phạm Minh Việt- Trần Cõng Nhuợng Hệ thông viễn thông (2 tập) Phạm Minh Việt- Thái Hổng Nhị Kĩ thuật chuyên mạch sô Nguyễn Văn Thắng Bạn dọc có thê ìtuut cúc Cong tì Such - I lìiét l)Ị trường học ỏ' cúc diu phương cúc c u hùng cua N xuất hán Giáo due : Tại Hà Nội : 25 I Thuvên; 187B Giáng Võ: 232 Tây Sơn; 231 ràng liền Tại Đà Nang : sỏ 15 Nguyền C TÚThanh; Sớ 62 Nguyền Chí Thanh • Tại Thành phố Hồ Chí Minh : 104 Mai Thị Lựu, Quận 1; Cửa hàng 451B - 453 Hai Ba Trưng, Quận 3; 240 Trần Bình Trọng - Quận Tại Thành phố cẩn Thơ : Số 5/5 đường 30/4 Website : www.mbqd.com.vn BT KY THUAT DIEN TU ...TS ĐỖ XUÂN THỤ - TS NGUYỄN VIẾT NGUYÊN Bài tập KỸ THUẬT ĐIỆN TỬ (Tái lần thứ mười) NHÀ XUẤT BẢN GIÁO DỤC II 2007 / C X B /77 2119 M ã số : B 254 T DAI LỊI NĨI ĐẦU Cuốn "Bài tập ki thuật diện tử" ... 4, 6, bao gồm tập có liên quan tới ki thuật xung - số (kỉ thuật digital) có bổ cục tương tụ phần thứ vói 10 tập có lịi giải khoảng 40 d'ê tập khác Cuốn "Bài tậ p kĩ th u ậ t đ iệ n tử" dược dùng... dịa : Khoa Điện tử - Viễn thông, trường Đại học Bách khoa, Hà Nội Điện thoại số : 8692242 - 8692931 C ác tá c g iả PHẦN I K Ĩ THUẬT TƯƠNG Tự Chương TÓM TẮT L Í THUYẾT Điện áp dịng điện hai thông