Bài giảng Nhập môn mạch số - Chương 4: Bìa Karnaugh

Bài giảng Nhập môn mạch số - Chương 4: Bìa Karnaugh. Chương này trình bày những nội dung chính: Tổng quan bìa Karnaugh, các dạng biểu diễn biểu thức logic, thiết kế một mạch số. Mời các bạn cùng tham khảo nội dung chi tiết.

ghts Reserved 12 Nội dung  Tổng quan  Các dạng biểu diễn biểu thức logic  Thiết kế mạch số  Bìa Karnaugh (bản đồ Karnaugh) 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 13 Thiết kế mạch số  Thiết kế mạch logic số với 3 ngõ vào 1 ngõ Kết ngõ có từ ngõ vào trở lên có giá trị 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 14 Các bước thiết kế mạch logic số  Bước 1: Xây dựng bảng thật/chân trị 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 15 Các bước thiết kế mạch logic số  Bước 2: Chuyển bảng thật sang biểu thức logic A 0 0 1 1 11/2/2017 B 0 1 0 1 C 1 1 X 0 1 1 Biểu thức SOP cho ngõ X: Các nhóm AND cho trường hợp ngõ Copyrights 2016 UIT-CE All Rights Reserved 16 Các bước thiết kế mạch logic số  Bước 3: Đơn giản biểu thức logic qua biến đổi đại số nhằm làm giảm số cổng logic cần sử dụng (nhằm làm giảm chi phí thiết kế) 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 17 Các bước thiết kế mạch logic số  Bước 4: Vẽ sơ đồ mạch logic cho 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 18 Chi phí thiết kế mạch logic số  Chi phí (cost) để tạo mạch logic số liên quan đến: Số cổng (gates) sử dụng Số đầu vào cổng 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 19 Chi phí thiết kế mạch logic số  Chi phí biểu thức Boolean B biểu diễn dạng tổng tích (Sum-of-Product) sau: 𝐾−1 𝐶 𝐵 = 𝑂 𝐵 + ෍ 𝑃𝑗 𝐵 𝑗=0 Trong K số term (thành phần tích) biểu thức B O(B) : số term biểu thức B PJ(B): số literal (biến) term thứ j biểu thức B 𝑂 𝐵 = ቊ𝑚 𝑛ế𝑢 𝐵 𝑐ó 𝑚 𝑡𝑒𝑟𝑚 𝑛ế𝑢 𝐵 𝑐ó 𝑡𝑒𝑟𝑚 𝑚 𝑛ế𝑢 𝑡𝑒𝑟𝑚 𝑡ℎứ 𝑗 𝑐ủ𝑎 𝐵 𝑐ó 𝑚 𝑙𝑖𝑡𝑒𝑟𝑎𝑙 𝑃𝑗 𝐵 = ቊ 𝑛ế𝑢 𝑡𝑒𝑟𝑚 𝑡ℎứ 𝑗 𝑐ủ𝑎 𝐵 𝑐ó 𝑙𝑖𝑡𝑒𝑟𝑎𝑙 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved Chi phí thiết kế mạch logic số  Tính chi phí thiết kế mạch logic số biểu thức sau: 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 21 Hạn chế việc rút gọn biến đổi đại số  Hai vấn đề việc rút gọn biểu thức bước dùng phép biến đổi đại số nhằm giảm chi phí thiết kế: Khơng có hệ thống Rất khó để kiểm tra giải pháp tìm tối ưu hay chưa?  Bìa Karnaugh khắc phục nhược điểm  Tuy nhiên, bìa Karnaugh để giải hàm Boolean có khơng q biến 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 22 Tóm tắt nội dung chương học  Qua Phần - Chương 4, sinh viên cần nắm nội dung sau: Các dạng biểu diễn biểu thức logic Quy trình thiết kế mạch số Đánh giá chi phí thiết kế mạch số 23 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved Thảo luận? ... biểu thức logic  Thiết kế mạch số  Bìa Karnaugh (bản đồ Karnaugh) 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 13 Thiết kế mạch số  Thiết kế mạch logic số với 3 ngõ vào 1 ngõ Kết... 2016 UIT-CE All Rights Reserved 17 Các bước thiết kế mạch logic số  Bước 4: Vẽ sơ đồ mạch logic cho 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 18 Chi phí thiết kế mạch logic số  Chi... phí (cost) để tạo mạch logic số liên quan đến: ? ?Số cổng (gates) sử dụng ? ?Số đầu vào cổng 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 19 Chi phí thiết kế mạch logic số  Chi phí biểu