Nghiên cứu bộ nghịch lưu ba pha ba bậc hình t với khả năng tăng áp và chịu được lỗi tt

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH ĐỖ ĐỨC TRÍ NGHIÊN CỨU BỘ NGHỊCH LƯU BA PHA BA BẬC HÌNH T VỚI KHẢ NĂNG TĂNG ÁP VÀ CHỊU ĐƯỢC LỖI TÓM TẮT LUẬN ÁN TIẾN SĨ NGÀNH: KỸ THUẬT ĐIỆN TỬ MÃ SỐ: 92520203 Tp Hồ Chí Minh - 2020 CƠNG TRÌNH ĐƯỢC HỒN THÀNH TẠI TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH Người hướng dẫn khoa học 1: TS NGUYỄN MINH KHAI (Ghi rõ họ, tên, chức danh khoa học, học vị chữ ký) Người hướng dẫn khoa học 2: TS QUÁCH THANH HẢI (Ghi rõ họ, tên, chức danh khoa học, học vị chữ ký) Phản biện 1: Phản biện 2: Phản biện 3: Luận án tiến sĩ bảo vệ trước HỘI ĐỒNG CHẤM BẢO VỆ LUẬN ÁN TIẾN SĨ TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT, Ho Chi Minh City - 2020 NHỮNG ĐÓNG GÓP MỚI CỦA LUẬN ÁN Trong năm gần đây, cấu hình nghịch lưu hình T ba pha ba bậc truyền thống ứng dụng phổ biến so với nghịch lưu hai bậc Bởi vì, nghịch lưu hình T ba pha ba bậc truyền thống có nhiều ưu điểm như: chất lượng điện tốt hơn, yêu cầu lọc ngõ AC nhỏ hơn, điện áp đặt khóa công suất nhỏ điện áp ngõ cao so với nghịch lưu hai bậc Tuy nhiên, cấu hình nghịch lưu hình T ba pha ba bậc truyền thống chuyển đổi giảm áp Mặt khác, để tạo điện áp ngõ cao từ điện áp ngõ vào thấp, DC-DC tăng áp cần phải lắp đặt phía trước nghịch lưu, lúc này, nghịch lưu bậc hình T truyền thống làm việc chuyển đổi hai chặng Ngoài ra, trạng thái ngắn mạch (hai khóa cơng suất nhánh pha đóng thời điểm) bị cấm nghịch lưu truyền thống Nghịch lưu nguồn Z ba bậc (được gọi chuyển đổi công suất chặng với khả tăng giảm điện áp chịu đựng ngắn mạch) đề xuất để khắc phục hạn chế nghịch lưu ba bậc truyền thống Tuy nhiên, bất lợi cấu hình dịng điện ngõ vào không liên tục dẫn đến việc hạn chế cho ứng dụng hệ thống PV Pin nhiên liệu Để giải bất lợi nghịch lưu nguồn Z ba bậc, nghịch lưu tựa nguồn Z ba bậc đề xuất Cấu hình nghịch lưu tựa nguồn Z ba bậc có vài ưu điểm như: điện áp đặt phần tử cơng suất thấp dịng điện ngõ vào liên tục Tuy nhiên, cấu hình nghịch lưu tựa nguồn Z ba bậc sử dụng nhiều phần tử thụ động điều làm gia tăng trọng lượng, kích thước tổn hao hệ thống nghịch lưu Nhằm cải thiện nhược điểm nêu trên, cấu hình nghịch lưu tăng áp tựa khóa chuyển mạch ba bậc hình T giải thuật điều chế độ rộng xung (pulse width modulation - PWM) đề xuất với tính theo sau: ˗ Giảm độ gợn sóng dịng điện ngõ vào so với cấu hình tương tự; ˗ Độ lợi điện áp cao so với cấu hình tương tự; ˗ Chỉ số điều chế cao so với cấu hình tương tự Trong trình hoạt động, nghịch lưu tạo điện áp common mode (CMV), trình nguyên nhân dẫn đến nhiều vấn đề bất lợi cho nghịch lưu như: dòng rò, điện áp trục ứng dụng điều khiển động nhiễu điện từ Để giải vấn đề điện áp common mode cấu hình nghịch lưu tăng áp tựa khóa chuyển mạch ba bậc hình T, giải thuật điều chế độ rộng xung (pulse width modulation - PWM) với khả triệt tiêu điện áp common mode đề xuất Tính ổn định độ tin cậy nghịch lưu quan trọng hệ thống phân phối công suất là: hệ thống cung cấp điện không ngắt UPS, hệ thống y tế công suất cao hệ thống chuyển đổi lượng kết nối lưới Trong thực tế, lỗi thiết bị đóng/ngắt thường chia thành hai loại, lỗi ngắn mạch lỗi hở mạch Sự kết hợp cầu chì nhanh kết nối nối tiếp với nhánh công suất nghịch lưu dẫn đến lỗi ngắn mạch trở thành lỗi hở mạch Để đảm bảo tính ổn định độ tin cậy cấu hình nghịch lưu tăng áp tựa khóa chuyển mạch ba bậc hình T, giải thuật điều chế độ rộng xung (pulse width modulation - PWM) đề xuất với tính theo sau: ˗ Cải tiến thơng số điều khiển so với cấu hình tương tự; ˗ Khả hoạt động điều kiện bình thường điều kiện lỗi; ˗ Giảm điện áp đặt khóa cơng suất so với cấu hình tương tự Ngồi ra, phần mềm mơ PSIM mơ hình thực nghiệm thực để kiểm chứng nguyên lý hoạt động cấu hình nghịch lưu tăng áp tựa khóa chuyển mạch ba bậc hình T với khả triệt tiêu điện áp common mode chịu lỗi hở mạch khóa cơng suất CONTRIBUTIONS OF THE DISSERTATION In recent years, the traditional three-phase three-level T-type inverter topology has been used very commonly compared to the two-level inverter topology Because the traditional three-phase three-level T-type inverter has many advantages such as better power quality, smaller output AC filter requirement, lower voltage stress across the inverter switches, and higher output voltage compared to the two-level inverter However, the traditional three-phase three-level T-type inverter is only a buck converter On the other hand, to create a high output voltage from a low input voltage, a DC-DC boost converter needs to be installed in front of the inverter which the traditional three-level T-type inverter will work as a two-stage converter Besides, a shoot-through mode, where both the upper and lower switches in the same leg can be switched on at the same time, is forbidden in the traditional inverter The three-level Z-source inverter topology, known as a single-stage power converter with a buck-boost capability and ST immune, is proposed to overcome the limitation of the traditional three-level inverter However, the disadvantage of this topology is to have the discontinuous input current which results in the limitation of applications in PV and fuel cell systems To overcome the disadvantages of the three-level Z-source inverters, the threelevel quasi Z-source inverters are proposed The quasi Z-source inverter topology has some advantages such as low voltage stress on power switches and continuous input current However, the three-level quasi Z-source inverter topology uses a large number of passive components that increase the weight, size, and loss of the inverter system To improve the aforementioned disadvantages, the three-level quasi switched boost T-type inverter topology and PWM algorithm is proposed with the following features: ˗ The input current ripple is reduced compared with the similar topology; ˗ High voltage gain compared with the similar topology; ˗ High modulation index compared with the similar topology During its operation, the inverter generates the common-mode voltage (CMV), which causes a lot of disadvantage problems for inverter, such as bearing currents and shaft voltage in motor drives applications as well as electromagnetic interference To address the common-mode voltage problems of the three-level quasi switched boost T-type inverter topology, the PWM algorithm with the ability to eliminate common-mode voltage is proposed The stability and reliability of the inverters are important in power distribution systems such as UPS, high-power medical instruments, and grid-connected renewable energy conversion systems In fact, switching device faults are usually classified as either a short-circuit switch fault or an open-circuit switch fault The combination of the fast fuses connected in series with the power switch legs of the inverter results in converting the short-circuit switch fault into the open-circuit switch fault To ensure the stability and reliability of the three-level quasi switched boost Ttype inverter topology, the PWM algorithm is proposed with the following features: ˗ Improving control parameters in comparison with the similar topology; ˗ Having the ability to operate in normal and fault modes; ˗ Reducing voltage stress in power semiconductors in comparison with the similar topology In addition, a PSIM software and a prototype is implemented to verify the operating principle of the three-level quasi switched boost T-type inverter topology with the ability to eliminate common-mode voltage and to tolerate open-circuit fault of the power switches Chương 1: Tổng quan nghịch lưu tăng áp, khả chịu lỗi triệt tiêu điện áp common mode Quá trình phát triển nguồn lượng tái tạo Năng lượng tái tạo có phát triển mạnh mẽ tính bền vững thân thiện với mơi trường tiềm ứng dụng vô lớn Trong năm gần đây, lượng tái tạo giới có mức tăng trưởng đáng kể so với mức tăng trưởng lượng từ điện gió năm Vì nước giới tập trung khai thác lượng mặt trời chi phí pin mặt trời ngày giảm, điều kích thích cho nước Châu Á có kế hoạch họ tương lai gần Vì lý này, lượng mặt trời ngày phát triển cách mạnh mẽ Hình 1.1 a) b) Hình 1.1 Chi phí đầu tư cho lượng mặt trời điện gió giới Tại Việt Nam, năm 2016, quốc hội hủy bỏ dự án điện hạt nhân nguyên tử nhiều lo ngại liên quan đến môi trường lý tài Trong đó, hệ thống Điện quốc gia lại phụ thuộc chủ yếu vào thủy điện nhiệt điện mà nguồn lượng truyền thống dần cạn kiệt Việc tìm kiếm nguồn lượng đủ sức cung ứng thiếu hụt lượng điện tương lai nhu cầu cấp bách Thông tư số 16/2017/TT-BCT thông tư bổ sung số 05/2019/TT-BCT Công thương quy định ưu đãi khuyến khích phát triển dự án hợp đồng mua bán điện mặt trời Khái quát nghịch lưu tăng áp Trong năm gần đây, nghịch lưu nguồn áp (VSIs) đóng vai trị quan trọng hệ thống phân phối cơng suất chúng chuyển đổi nguồn cơng suất DC thành nguồn công suất AC để kết nối lưới VSIs đa bậc có nhiều ưu điểm chất lượng điện tốt, yêu cầu lọc ngõ nhỏ, điện áp đặt khóa bán dẫn thấp, điện áp công suất cao nhiễu điện từ (EMI) thấp Trong thực tế, VSIs thông thường cung cấp chuyển đổi cơng suất giảm áp điện áp cực đại ngõ AC cao điện áp nguồn DC Mặt khác, trạng thái ngắn mạch việc mà hai khóa cơng suất nhánh pha (phía nghịch lưu) dẫn thời gian không cho phép nghịch lưu ngun nhân phá hủy thiết bị Nghịch lưu nguồn Z trình bày năm 20022003 F Z Peng nhằm khắc phục nhược điểm nghịch lưu thông thường Tuy nhiên, cấu hình nghịch lưu nguồn Z cịn tồn số nhược điểm dịng điện ngõ vào khơng liên tục điện áp đặt tụ điện lớn Để cải thiện dòng điện ngõ vào giảm điện áp đặt phần tử thụ động, mạng quasi Z source (qZSI) đề xuất Tuy nhiên, mạng nguồn Z mạng qZSI sử dụng nhiều phần tử thụ động làm cho kích thước, trọng lượng giá thành thiết bị gia tăng Gần đây, nhiều nhà nghiên cứu phát triển nghịch lưu quasiswitched boost (qSBIs) đề nghị để thay thế, chúng sử dụng phần tử thụ động mà giữ tính như: chịu đựng ngắn mạch, chuyển đổi cơng suất chặng có khả hoạt động tăng, giảm áp Khái quát kỹ thuật triệt tiêu điện áp common-mode Trong trình hoạt động, nghịch lưu tạo điện áp common mode (CMV), q trình ngun nhân dẫn đến nhiều vấn đề bất lợi cho nghịch lưu như: dòng rò, điện áp trục ứng dụng điều khiển động nhiễu điện từ Kết cho thấy rằng, động điện bị giảm thuổi thọ ảnh hưởng đến thiết bị điện tử khác hoạt động gần nghịch lưu Một kỹ thuật triệt tiêu common mode ứng dụng cấu hình nghịch lưu năm bậc dựa vào kỹ thuật điều chế vector không gian (SVM) kỹ thuật SinPWM Tuy nhiên, phương pháp vừa nêu số nhược điểm: giảm điện áp common mode triệt tiêu common mode chuyển đổi phải làm việc chuyển đổi công suất giảm áp Khái quát nghịch lưu tăng áp với khả chịu lỗi Tính ổn định độ tin cậy nghịch lưu quan trọng hệ thống phân phối công suất là: hệ thống cung cấp điện không ngắt UPS, hệ thống y tế công suất cao hệ thống chuyển đổi lượng kết nối lưới Trong thực tế, lỗi khóa cơng suất thường chia thành hai loại, lỗi ngắn mạch lỗi hở mạch Nghịch lưu chịu lỗi ba bậc hình T tựa nguồn Z hoạt động dựa vào phương pháp thay đổi tín hiệu điều chế sau lỗi khóa cơng suất xảy mà khơng cần thêm nhánh dự phịng tính tốn phức tạp Hơn nữa, cách sử dụng cấu hình tăng áp tựa khóa chuyển mạch, chuyển đổi hoạt động xảy lỗi hở mạch khóa cơng suất hình T phương pháp thay đổi tín hiệu điều chế Chương 2: Phân tích tốn học nghịch lưu tăng áp, điện áp common mode khả chịu lỗi hở mạch khóa cơng suất 2.1 Cở sở lý thuyết nghịch lưu tăng áp tựa khóa chuyển mạch bậc hình T 2.1.1 Cấu hình nghịch lưu truyền thống S1a Vc1 VPN S1b S1c S2a Vdc S2b S3a S3b Vc2 Bộ lọc pha tải S2c S3c S4a S4b S4c Hình 2.1: Bộ nghịch lưu hình T (T-Type) ba pha truyền thống M VPN v x   M VC (2.1) 2.1.2 Bộ nghịch lưu nguồn -Z L1 S1a D1 Vdc C1 DC C2 S1b S2b S3a VPN Vdc S1c S2a Bộ lọc pha tải S2c S3b DC S3c S4a D2 S4b S4c L2 Hình 2.2: Bộ nghịch lưu bậc hình T nguồn-Z (3L-ZST2I) Điện áp ngõ nghịch lưu bậc hình T nguồn Z xác định là: M VPN M v x   Vdc  2D0 (2.2) 2.1.3 Bộ nghịch lưu hình T bậc tựa nguồn Z (3L-qZST2I) L1 L3 C1 S1a D1 S1b S1c S2a C2 S2b S3a Vdc VPN C3 L2 L4 D2 S4a Bộ lọc pha tải S2c S3b S3c S4b S4c C4 Hình 2.3: Bộ nghịch lưu hình T tựa nguồn Z ba bậc (3L-qZST 2I) Điện áp ngõ nghịch lưu hình T tựa nguồn Z ba bậc xác định là: M VPN M v x   Vdc 2(1  2D0 ) (2.3) 2.1.4 Cấu hình nghịch lưu tăng áp tựa khóa chuyển mạch ba bậc NPC L1 Vdc1 S1 + - D1 - C1 D11 n D2 D3 Vdc2 C2 + + - L2 S2 S1a S1b S1c S2a D21 S2b D31 S2c + D12 Tải pha A S3a D22 B S3b D32 C S3c - S4a S4b S4c D4 Hình 2.4: Cấu hình nghịch lưu tăng áp tựa khóa chuyển mạch NPC ba bậc Điện áp ngõ nghịch lưu tăng áp tựa khóa chuyển mạch NPC ba bậc xác định theo phương trình (2.4): M  VPN M Vdc v x   M  VC  1  2D0  (2.4) 2.2 Cở sở lý thuyết kỹ thuật điều chế vector không gian Sector II Vβ V15 NPN Sector III V9 NPO V16 NPP V2 V3 OPO NON PNN NOO V14 PPN OPN V8 PPO OON V4 θ PPP NNN Vref V1 OOO V0 OOP NNO V10 Sector IV NOP V6 V5 NNP V17 Sector I V7 PON POO ONN POP ONO V13 V α PNN V12 PNO Sector VI PNP V11 ONP Sector V V18 Hình 2.5 Giản đồ vector cho cấu hình nghịch lưu pha bậc  V Vref  M PN e j (2.5)     Vref Ts  V1.Ta  V2 Tb  V7 Tc (2.6) ta  TS  2mTS sin( )  tb  2mTS sin( /   )  TS t  T  2mT sin( /   ) c S S (2.7) 2.3 Cở sở lý thuyết nghịch lưu tăng áp với khả chịu lỗi Hệ thống Hình 2.6 khơng hoạt động nghịch lưu chặng mà cịn có khả tăng-giảm áp để bù biên độ cho pha bị lỗi C1 L1 L2 S1a S2a C2 Vi P A S2b S2c O C3 S3a L3 N L4 S1c S1b B C S3b S2x S3c La Ra Lb Rb Lc Rc Rc Rc G Ca Cb Cc G C4 Hình 2.6: Nghịch lưu pha tựa nguồn Z hoạt động điều kiện bị lỗi Như Hình 2.7 điều kiện trước lỗi góc pha pha B pha C 1200 Khi xảy lỗi pha A, điện áp Va không, lúc để điện áp dây ngõ không thay đổi, góc pha pha B pha C thay đổi góc 600 Hình 2.7 (b) Hình 2.8 Điện áp tụ điện VC1 VC2 xác định phương trình (2.8): VC  VC1  VC  Vdc  3D0  d (2.8) 10 Chương 4: Kỹ thuật điều chế vector không gian cho nghịch lưu tăng áp tựa khoá chuyển mạch bậc hình T có khả triệt tiêu điện áp common mode Chương tác giả trình bày cấu hình nghịch lưu tăng áp tựa khóa chuyển mạch bậc hình T với nhiều ưu điểm như: giảm độ gợn dòng điện cuộn dây tăng áp, độ lợi điện áp cao số điều chế cao so với cấu hình tương tự Tuy nhiên, trình hoạt động, nghịch lưu tạo điện áp common mode (CMV), trình nguyên nhân dẫn đến nhiều vấn đề bất lợi cho nghịch lưu như: dòng điện rò, điện áp trục ứng dụng điều khiển động nhiễu điện từ Vì chương tác giả trình bày giải thuật triệt tiêu CMV dựa vào kỹ thuật điều chế xung vector khơng gian Ngồi ra, kỹ thuật SVM giảm độ gợn dòng điện cuộn dây tăng áp độ lợi điện áp số điều chế cao 4.1 Nguyên lý hoạt động giải thuật triệt tiêu common mode cho 3L-qSBT 2I T1 LB D2 iL D1 P C1 S1a S2a VC1 D3 T2 S1c Lf A S2b O Vdc S1b iB R B B S2c VC2 C2 iC RC C S3a D4 N iA R A S3b G Cf S3c S2x (x = a, b, c) Hình 4.1 Cấu hình 3L-qSBT2I LB iL Vdc T1 D1 +Vc iL C1 D2 O D3 C2 T2 D4 LB Vdc -Vc T1 iL Vdc +Vc C2 T2 D4 T1 LB iL C1 D2 O D3 (a) LB D1 D2 O D3 Vdc T2 -Vc (b) T1 D1 D2 O D3 C2 T2 D4 +Vc +Vc C1 C2 D4 -Vc (c) LB iL C1 D1 Vdc -Vc (d) T1 D1 C1 D2 O D3 C2 T2 D4 (e) Hình 4.2: Trạng thái hoạt động 3L-qSBT I (a) Trạng thái không ngắn mạch (NST 1), (b) trạng thái không ngắn mạch (NST 2), (c) trạng thái không ngắn mạch (NST 3), (d) trạng thái không ngắn mạch (NST 4) (e) trạng thái ngắn mạch (ST) 4.1.1 Nguyên lý hoạt động 3L-qSBT2I 4.1.1.1 Trạng thái không ngắn mạch Trong trạng thái NST1, khóa T1 kích đóng, khóa T2 bị kích ngắt, trình bày Hình 4.2 (a) Diode D1 bị phân cực ngược, diode D2, 18 D3 D4 phân cực thuận Cuộn dây LB tụ C1 xả lượng, tụ C2 nạp Trong trạng thái NST2, khóa T1 bị kích ngắt, khóa T2 kích đóng, trình bày Hình 4.2 (b) Diode D1, D2, D3 phân cực thuận, diode D4 bị phân cực ngược Cuộn dây LB tụ C2 xả lượng, tụ C1 nạp Trong trạng thái NST3, khóa T1 T2 kích đóng, trình bày Hình 4.2 (c) Các diode D1, D4 bị phân cực ngược, diode D2 D3 phân cực thuận Cuộn dây LB nạp lượng, tụ C1 C2 xả lượng Khoảng thời gian trạng thái D0.T, với D0 chu kỳ ngắn mạch chu kỳ đóng/ngắt T Trong trạng thái NST4, khóa T1 T2 bị kích ngắt, trình bày Hình 4.2 (d) Các diode D1, D2, D3 D4 phân cực thuận Các tụ C1 C2 nạp lượng từ điện áp ngõ vào Vdc Trong cuộn dây LB truyền lượng từ nguồn đến mạch chính, tụ C1 C2 xả lượng Khoảng thời gian trạng thái D0.T, với D0 tỉ số ngắn mạch chu kỳ đóng/ngắt T 4.1.1.2 Trạng thái ngắn mạch (ST) Trong trạng thái (ST), khóa S1x-S3x bên phía nghịch lưu hình T kích đóng đồng thời, khóa T1 T2 bị kích ngắt Mạch tương đương trạng thái trình bày Hình 4.2 (e) 4.1.2 Phân tích trạng thái ổn định cho 3L-qSBT2I Vx, RMS  M VC  Vdc  D0  d M (4.1) 4.1.3 Giải thuật điều chế vector không gian triệt tiêu điện áp common mode 3L-qSBT2I VCMV  VGO  VAO  VBO  VCO (4.2) Trong suốt trình hoạt động, trạng thái ngắn (ST) mạch thêm vào vector zero để không ảnh hưởng đến điện áp ngõ mà trì trạng thái tăng áp Vβ V3 [OPN] Sector III Sector II V2 [PON] V4 [NPO] Vref Sector IV [PPP] [OOO] [NNN] V0 θ Sector I Vα V5 [NOP] V1 [PNO] Sector VI Sector V V6 [ONP] Hình 4.3: Sơ đồ vector khơng gian 3LT2I 19 Chuỗi xung đóng/ngắt cho sector I xếp [OOO]-[PON]-[PNO][OOO]-[PNO]-[PON]-[OOO] Để đạt trạng thái ngắn mạch (ST), tất khóa nhánh nghịch lưu phải kích đóng đồng thời Như kết quả, điện áp ngõ zero mà kết giống trạng thái vector zero Vector ngắn mạch thêm vào vector zero, vector zero thay đổi theo phương trình (4.3):    V0.T0  V0T0  VST TST  T0  T0  TST  T0  D0TS (4.3) Để đạt kỳ vọng mà luận án đặt ra, tác giả kết hợp trạng thái ngắn mạch chuỗi xung trình bày Hình 4.3 Khi chuỗi xung xếp lại sau: [FFF]-[OOO]-[PON]-[PNO]-[OOO]-[FFF]-[OOO]-[PNO]-[PON]-[OOO]-[FFF] Với [FFF] vector ngắn mạch IL Δ IL TS dTs/2 S1 S2 A TST D0Ts/2 Ts/4 [FFF] B C T0/4 TM/2 [OOO] [PON] TL/2 [PNO] T0/2 [OOO] TL/2 [PNO] TM/2 T0/4 [PON] [OOO] Hình 4.4: Chuỗi xung tín hiệu điều khiển sector I cho 3L-qSBT 2I-ECMV 4.2 Kết mô thực nghiệm cho 3L-qSBT2I-RCMV 4.2.1 Kết mô Bảng 4.1: Thông số mô thực nghiệm cho 3L-qSBT2I-ECMV Tham số/thành phần Giá trị Điện áp ngõ vào Điện áp ngõ mong muốn Tần số ngõ Tần số sóng mang Tỷ số ngắn mạch số điều chế Cuộn dây tăng áp Tụ điện Vdc VXG fo fs D0, M LB C1 = C2 150 V 110 Vrms 50 Hz kHz 0.2, 0.8 mH/ 20 A, 0.12 Ω Bộ lọc pha LC Tải trở ba pha Lf and Cf mH and 10 F 40Ω Rload 20 2200 F, 44 mΩ Hình 4.5: Kết mơ điện áp ngõ vào DC (Vdc), điện áp tụ (VC1 VC2) dòng điện cuộn dây tăng áp (IL) phương pháp 3L-qSBT2I-ECMV Hình 4.5 nhìn từ xuống điện áp ngõ vào (Vdc), điện áp tụ (VC1 VC2) dòng điện cuộn dây tăng áp (IL) phương pháp 3L-qSBT2I-ECMV Việc mô tiến hành với thông số Bảng 4.1 Kết quả, điện áp tụ điện tăng áp lên 194.8 V theo phương trình (4.1) kết mơ đo tụ VC1 VC2 đạt 196 V 193 V Giá trị đỉnh điện áp DC-link (tổng điện áp hai tụ C1 C2) đo 389 V Trị trung bình dịng điện ngõ vào (dịng điện cuộn dây tăng áp) mô đạt 6.1 A trình bày Hình 4.5 Trong chu kỳ điện áp tải ngõ giá trị lớn nhỏ dòng điện cuộn dây tăng áp đạt A 5.2 A Hình 4.6: Kết mô điện áp DC-link, điện áp pha (VAG) CMV (a) Phương pháp 1, (b) phương pháp (c) phương pháp 3L-qSBT 2I-ECMV Như trình bày Hình 4.6, giá trị CMV phương pháp có biên độ lớn 2VC/3 đạt 130 V Phương pháp có biên độ CMV trung bình thay đổi từ +VC/3 (65 V) đến -VC/3 (-65 V) Phương pháp 3L-qSBT2I-ECMV có CMV gần 0V Hình 4.7: Kết mơ điện áp dây ngõ (VAB), điện áp tải ngõ (VRA) dòng điện ngõ (IA) (a) Phương pháp 1, (b) phương pháp (c) phương pháp 3L-qSBT2I-ECMV 21 Hình 4.7 Trình bày kết mơ điện áp dây ngõ (VAB), điện áp tải ngõ (VRA) dòng điện ngõ (IA) Giá trị THD điện áp dây ngõ (VAB) ba phương pháp mô đạt 42%, 67.3%, 77.1% 4.2.2 Kết thực nghiệm Hình 4.8: Kết thực nghiệm điện áp ngõ vào DC (Vdc), điện áp tụ C1 C2 (VC1 VC2) dòng điện cuộn dây tăng áp 3L-qSBT2I-ECMV Hình 4.9: Kết thực nghiệm điện áp DC-link, điện áp pha (VAG) CMV (a) Phương pháp 1, (b) phương pháp (c) phương pháp 3L-qSBT 2I-ECMV Như trình bày Hình 4.9 phương pháp 3L-qSBT2I-ECMV giảm 91.5% 85.7% so sánh với phương pháp phương pháp Hình 4.10: Kết thực nghiệm điện áp dây ngõ (VAB), điện áp tải ngõ (VRA) dòng điện ngõ (IA) (a) Phương pháp 1, (b) phương pháp (c) phương pháp 3L-qSBT2I-ECMV 22 Hình 4.10 giá trị hiệu dụng điện áp ngõ dòng điện ngõ tương tự cho phương pháp 1, phương pháp phương pháp 3L-qSBT 2I-ECMV đo từ thực nghiệm 105 VRMS, 104 VRMS 104 VRMS Hình 4.11: Kết thực nghiệm phân tích THD điện áp ngõ (VAG) (a) Phương pháp 1, (b) phương pháp (c) phương pháp 3L-qSBT 2I-ECMV Hình 4.12: Kết thực nghiệm phân tích THD dòng điện ngõ (IA) (a) Phương pháp 1, (b) phương pháp (c) phương pháp 3L-qSBT 2I-ECMV Hình 4.11 Hình 4.12 phân tích FFT điện áp ngõ (VAG) dòng điện ngõ (IA) thực cho ba phương pháp Phổ hài VAG IA xem xét, biên độ hài bậc điện áp pha ngõ dòng điện tải ngõ ba phương pháp tương tự đo 104.5 V 2.55 A Kết luận: Trên sở phân tích 3L-qSBT2I-ECMV, cơng trình nghiên cứu 3LqSBT2I-ECMV ngồi nước, tác giả đề xuất cấu hình 3L-qSBT 2I-ECMV cơng suất nhỏ, với khả triệt tiêu điện áp common mode (CMV), THDI cao phương pháp phương pháp Tuy nhiên giá trị 3.3% nhỏ nhiều so với tiêu chuẩn cho phép 5% [87] 23 Chương 5: Nghịch lưu hình T tăng áp tựa khóa chuyển mạch bậc với khả chịu lỗi hở mạch khóa cơng suất Chương 3, tác giả trình bày cấu hình nghịch lưu tăng áp tựa khóa chuyển mạch bậc hình T với ưu điểm như: giảm độ gợn dòng điện ngõ nguồn điện chiều, độ lợi điện áp cao số điều chế cao so với cấu hình tương tự Chương trình bày cấu hình nghịch lưu tăng áp tựa khóa chuyển mạch bậc hình T với ưu điểm như: Kỹ thuật điều chế xung vector khơng gian có khả triệt tiêu điện áp common mode Tuy nhiên, tính ổn định độ tin cậy nghịch lưu quan trọng hệ thống phân phối công suất là: hệ thống cung cấp điện không ngắt UPS, hệ thống y tế công suất cao hệ thống chuyển đổi lượng kết nối lưới Vì vậy, chương tác giả trình bày giải thuật chịu lỗi hở mạch khóa cơng suất nghịch lưu tăng áp tựa khóa chuyển mạch bậc hình T Giải thuật điều chế xung PWM khơng chịu lỗi khóa cơng suất bị lỗi hở mạch bên phía nghịch lưu mà cịn có khả chịu lỗi cho hai khóa cơng suất mạng nguồn kháng phương pháp điều chế lại tín hiệu điều khiển Ngồi ra, tác giả cịn cải thiện thông số điều khiển để giảm điện áp đặt khóa bán dẫn hoạt động điều kiện bình thường điều kiện lỗi Giải thuật đề xuất hoạt động điều kiện bình thường lỗi hở mạch khóa cơng suất mà khơng thêm phần tử công suất Điều giúp hệ thống giảm kích thước trọng lượng 5.1 Nguyên lý hoạt động giải thuật chịu lỗi 3L-qSBT2I LB iL Vdc T1 D2 D1 P C1 VC1 O D3 T2 VC2 C2 D4 N S1a S1b S2a S1c Lf A S2b iB RB B S2c S3a iC RC C S3b iA RA S3c G Cf S2x (x = a, b, c) Hình 5.1 Cấu hình 3L-qSBT2I 5.1.1 Nguyên lý hoạt động chịu lỗi 3L-qSBT2I Hoạt động chịu lỗi 3L-qSBT2I chia thành ba trường hợp: lỗi hở mạch S1x S3x, lỗi hở mạch S2x (x=a, b, c) lỗi hở mạch T1 T2 Hình 5.2 trình bày ba điều kiện lỗi pha A Hình 2.7 trình bày vector điện áp tham chiếu nghịch lưu hình T điều kiện hoạt động bình thường (𝑉⃗, 𝑉⃗, 𝑉⃗) điều kiện hoạt động lỗi (𝑉⃗, 𝑉⃗ 𝑉⃗) Khi lỗi xảy S1x S3x vertor điện áp tham chiếu nghịch lưu hình T phải định nghĩa lại theo (𝑉⃗, 𝑉⃗ 𝑉⃗) Hình 5.3 (b) đến 5.3 (d) Bảng 5.1 trình bày góc pha vector điện áp tham chiếu nghịch lưu điều kiện trước sau lỗi 24 T1 D1 C1 LB Vdc S1b S2a VC1 D2 iL S1a S1c Lỗi S1a Lf A S2b O D3 C2 D4 T2 i B RB S2c VC2 i A RA B iC RC C Lỗi S3a S3a S3b S1a S1b G Cf S3c (a) T1 D1 C1 LB Vdc S2a VC1 D2 iL Lf A S2b O D3 C2 D4 i A RA i B RB B S2c VC2 T2 S1c Lỗi S2a iC RC C S3a S3b G Cf S3c (b) Lỗi T1 LB iL Vdc T1 D2 O D3 T2 D1 C1 P S1x C2 D4 LB iL VC1 S 2x X VC2 Lỗi T1 N Vdc T1 D2 O D3 T2 (c) D1 C1 VC1 P LB X Vdc Lỗi T2 N (d) T1 D2 O D3 iL S2x VC2 C2 D4 S1x T2 D1 C1 P LB X VC2 C2 D4 N D2 O D3 iL VC1 S 2x S3x Vdc Lỗi T2 (e) T1 T2 D1 C1 VC1 P S2x X VC2 C2 D4 N S3x (f) Hình 5.2 Trạng thái hoạt động chịu lỗi 3L-qSBT I điều kiện lỗi khóa cơng suất (a) lỗi hở mạch S1a S3a, (b) lỗi hở mạch S2a (c) trạng thái NST5 với lỗi hở mạch T1 T2 (d) trạng thái NST6 với lỗi hở mạch T1 T2 Bảng 5.1: Những góc pha chuẩn điều kiện bình thường xảy lỗi Tín hiệu điều chế 𝑉⃗ 𝑉⃗ 𝑉⃗ 𝑉⃗ 𝑉 ⃗ 𝑉⃗ Hoạt động bình thường Lỗi pha A Lỗi pha B Lỗi pha C π/6 -π/6 -2π/3 -5π/6 -π/2 2π/3 5π/6 π/2 π/6 π/6 π/6 π/6 -π/2 -π/2 -π/2 -π/2 5π/6 5π/6 5π/6 5π/6 5.1.1.1 Điều khiển chịu lỗi S1x S3x bị lỗi Khi lỗi xảy với S1a S3a trình bày Hình 5.2 (a), điện áp ngõ pha A (VAO) tạo điện áp +VC -VC dẫn đến dòng tải đối xứng méo dạng Để trì điện áp ngõ liên tục, S2a kích dẫn kết nối điểm trung tính mạng nguồn kháng với ngõ pha A, hai khóa cơng suất S1a S3a kích ngắt Mặt khác, vector điện áp tham chiếu 𝑉⃗, 𝑉⃗,và 𝑉⃗ định nghĩa mơ tả Hình 5.3(b) đến 5.3(d) để giữ cân điện áp dây 5.1.1.2 Điều khiển chịu lỗi S2x bị lỗi Khi lỗi xảy với S2a trình bày Hình 5.2 (b), điện áp cực ngõ pha A (VAO) khơng thể kết nối với điểm trung tính mạng nguồn kháng Để giải vấn đề lỗi xảy với S2a, khóa cơng suất chịu lỗi 3L-qSBT2I S1a S3a kích đóng để hoạt động mạch nghịch lưu hai bậc cho pha A, pha B pha C hoạt động mạch nghịch lưu bậc 5.1.1.3 Điều khiển chịu lỗi T1 T2 bị lỗi Khi lỗi xảy với T1 T2 mạng nguồn kháng, điện áp tụ điện C1 C2 bị cân Khi đó, điện áp pha ngõ dịng tải bị méo dạng biên độ chúng bị giảm Hình 5.2 (c) 5.2 (d) trình bày hai trạng thái khơng ngắn mạch tái cấu hình với lỗi hở mạch xảy với khóa cơng suất T1 25 5.1.2 Phân tích mạch cho chịu lỗi 3L-qSBT2I 5.1.2.1 Trạng thái không ngắn mạch Trong trạng thái NST1 Điện áp cuộn dây tăng áp xác định sau: LB diL  Vdc VC dt (5.1) Trong trạng thái NST2 Điện áp cuộn dây tăng áp xác định sau: di LB L  Vdc VC1 dt (5.2) Trong trạng thái NST3 Điện áp cuộn dây tăng áp xác định sau: LB diL  Vdc dt (5.3) Trong trạng thái NST4 Điện áp cuộn dây tăng áp xác định sau: LB diL  Vdc VC1 VC dt (5.4) 5.1.2.2 Trạng thái ngắn mạch Trong trạng thái ST Điện áp cuộn dây tăng áp xác định sau: LB diL  Vdc dt (5.5) 5.1.3 Phương pháp điều khiển PWM cho chịu lỗi 3L-qSBT2I T T/4 vtri1 vtri2 Vcon1 Vcon2 -1 S1b S2b S3b S1c S2c S3c T1 T2 t -VST t t t t t t t D0T/2 S1a S2a=S3a T1 dT/2 dT/2 D0T/2 va (a) vb T VST -VST -1 S1a=S2a S3a S1b=S2b S3b S1c=S2c S3c T2 VST Trạng thái ngắn mạch vtri1 vtri2 t vc t t t t t t t D0T/2 D0T/2 = S2x kích dẫn đồng thời t t t D0T/2 (b) t Hình 5.3 Phương pháp điều khiển PWM cho chịu lỗi 3L-qSBT 2I điều kiện (a) lỗi hở mạch S1a S3a (b) lỗi hở mạch T1 26 5.1.4 Phân tích trạng thái ổn định cho chịu lỗi 3L-qSBT2I VC  VC1  VC  Vdc  3D0  d (5.6) Điện áp đỉnh ngõ xác định: M VPN M VC M/ v x    Vdc  3D0  d 3 (5.7) Hệ số tăng áp B chịu lỗi 3L qSBT2I xác định: B VPN 2VC   Vdc Vdc  3D0  d (5.8) 5.1.5 Phân tích trạng thái ổn định cho chịu lỗi 3L-qSBT2I khóa cơng suất T1 mạng nguồn kháng bị lỗi VC  Vg (5.9) 1 2D0 Điện áp đỉnh ngõ xác định: M  VC M v x   Vdc 2.(1  D0 ) (5.10) 5.1.6 Phương pháp điều khiển cho chịu lỗi 3L-qSBT2I (5.11) Bắt đầu Vdc, Vx, d = 0.5, D0 = 0, M = 1, k = 0.02 Xác định lỗi Y N G1N = 2Vx/Vdc G1F = 2√3Vx/Vdc G2 = 2M/(2–3D0–d) G2