Bài giảng Kiến trúc máy tính và hợp ngữ - Chương 2: Mức logic số có cấu trúc gồm 4 phần cung cấp cho người học các kiến thức: Đại cương về mạch số, mạch tổ hợp, mạch tuần tự, thanh ghi và bộ nhớ. Mời các bạn cùng tham khảo nội dung chi tiết.
Chương Mức logic số Đại cương mạch số Mạch tổ hợp Mạch Thanh ghi nhớ 2.1 Mạch số Đại cương z z z z z z z z z Thông tin nhị phân biểu diễn = tín hiệu điện cao thấp Thao tác thông tin nhị phân thực cổng Cổng luận lý: z z Là mạch điện tử hoạt động mức điện áp: cao (1) thấp (0) Bóng điện tử / Transistor Bảng mạch in, Mạch tích hợp, Chip: DIP / PGA / PQFP SSI: small (vài chục) MSI: medium (vài trăm) LSI: large (vài ngàn) VLSI: very large Đại số Bool z Đại số Bool z mạch số gồm nhiều ngõ nhập ngõ xuất Các cổng (h 1.2 / h 4): ký hiệu, bảng chân trị z z Nghiên cứu mệnh đề luận lý (1 trị: Đ S) Bốn phép tính luận lý bản: Not, And, Or, Xor Có tương ứng mạch số hàm Bool z A 0 0 1 1 B 0 1 0 1 C 1 1 Y 0 1 0 z z VD1: Thiết kế mạch số với bảng chân trị z Từ trị 1, xây dựng tích z Lập hàm Bool tổng tích z (Vẽ mạch số) z Đơn giản hàm Bool PP đại số z (Vẽ mạch số) z Mở rộng: Thêm trị 111 VD2: Đơn giản mạch z Y = A B’ + A B Vẽ mạch số ứng với hàm: F = A + B’ C Phân tích thiết kế mạch số: Lập bảng chân trị - Biểu diễn dạng đại số Tìm mạch đơn giản PP biến đổi đại số Bool Bản đồ Karnaugh z z z z Phương pháp đồ để đơn giản biểu thức Bool Các khái niệm: Bản đổ Karnaugh - Các ô liền kề (chỉ có biến khác nhau) Bước 0: Chuẩn bị đồ K với số biến phù hợp Bước 1: Chuyển giá trị chân trị vào đồ Bước 2: Xây dựng nhóm Kích thước 2k, với k = n, n – 1, n – 2, (giảm dần từ n đến 1) Sao cho khơng có nhóm (nằm trọn nhóm lớn hơn) Xét loại nhóm thừa (bỏ không ảnh hưởng đến kết quả) (Liên quan đến khái niệm phủ tối tiểu Toán rời rạc) z Bước 3: Tạo biểu thức (là tổng tích) Mỗi nhóm kích thước 2k tích với số phần tử (n – k) Chiếu lên cạnh 2.2 Mạch tổ hợp z Đại cương Bài tập: z z 1, 2, 3, 4, 5, 6, Bản đồ Karnaugh: 7, (tr.21) z Gồm số cổng luận lý kết nối với nhau, z z Cộng ký số nhị phân a Mạch nửa cộng (Half Adder) z z z Gồm ngõ vào (x, y) ngõ (S: sum, C: carry) (h 2.2) lược đồ logic (a), lược đồ khối (b), bảng chân trị (c) (n biến nhập, m biến xuất) Mô tả bằng: Mạch cộng: với tập ngõ vào (n) ngõ (m) Xác định bảng chân trị Lược đồ logic - Lược đồ khối (h 2.1) VD: lược đồ logic (a), lược đồ khối (b), bảng chân trị (c) b Mạch toàn cộng (Full Adder) z z z Cộng thêm bit nhớ Gồm ngõ vào (x, y, z) ngõ (S C) (gồm mạch nửa cộng cổng OR) (h 2.4) Mạch giải mã mã hóa z Đổi thơng tin mã hóa nhị phân thành thông thường z 1012 = 510 a Mạch giải mã: z z z z Gồm n ngõ vào m ngõ (m ≤ 2n) (Ngõ cho phép nhập: E – Enable) Mạch giải mã – (h 2.5) Ỉ Mạch giải mã dùng cổng NAND (h 2.6 / h 5) z (Ứng dụng mạch giải mã) z z Chọn ghi theo tín hiệu mã ghi từ CU A2 0 0 1 1 b Mạch mã hóa: z z z Mở rộng mạch giải mã (h 2.7) z z z Xét bảng chân trị số nhị phân bit: a2 a1 a0 (2) = a2.22 + a1.21 + a0.20 (10) = a2.22 (10) + (a1.21 + a0.20) = a2.4 + a1 a0 (2) Còn gọi mạch chọn liệu Chọn thông tin nhị phân từ 2n ngõ nhập đưa ngõ xuất Việc chọn dựa theo n ngõ nhập chọn Thiết kế: z z (Ứng dụng: biến tín hiệu ngắt thành số hiệu thiết bị phát sinh ngắt) Mở rộng mạch giải mã: z Xây dựng mạch giải mã từ mạch giải mã có kích thước nhỏ z VD: MUX – từ MUX - z Giải thích: a Mạch dồn (MUX) Tích tổng (Product of Sum – POS) thay Tổng tích (Sum of Product – SOP) z A0 Y 1 1 Mạch dồn mạch phân Ngược lại với giải mã (h 7) Thiết kế phương pháp phân tích z A1 0 1 0 1 z z a2 a1 a0 0 0 0 1 1 z 0 z 1 1 1 Hãy vẽ mạch giải mã – Ý nghĩa cổng AND (dẫn thơng tín hiệu: x * = x), thời điểm có cổng thông Đưa ngõ vào chọn cho cổng AND Kết luận: MUX tạo từ mạch giải mã n – 2n, thêm 2n đường nhập (h 2.8) b Mạch phân (DEMUX) z Nhận ngõ nhập phân bổ đến nhiều (2n) vị trí xác định (h mạch dồn – mạch phân – 4) ******************** z Ứng dụng mạch dồn mạch phân: Dẫn thông tin theo đường truyền liệu chung (h10) z Bài tập: 1, 2, 3, (tr 31 32) Chuyển tín hiệu 102 cho mạch dồn 002 cho mạch phân 2x4 Decoder E E E E 3x8 Decoder 3x8 Decoder 3x8 Decoder 3x8 Decoder 2.3 Mạch z Tổng quát z Các hệ thống số cần có thành phần lưu trữ z Tuần tự đồng hóa xung đồng hồ z z Ngõ phụ thuộc ngõ vào trước (mạch có nhớ) Mạch lật (Flip Flop – FF) z z z z z Mạch lật lề (h 3.5) z S R Q(t+1) 0 Q(t) 1 1 ? Mạch đơn gián nhất, lưu bit nhị phân Có ngõ ra: trị bình thường (Q), trị bù (Q’) Bảng đặc tính: Q(t): tr thái tại, Q(t+1): tr thái kế Phân loại: z z z z Mạch lật SR (Set – Reset) z (xem bảng đặc tính) Mạch lật D (Data) z Thêm cổng đảo S R (h 3.1 3.2) (thêm h 10) z Số ngõ vào Cách thức ngõ vào tác động đến ngõ Mạch lật JK (J K) z z Gồm mạch lật: chủ tớ Q(t+1) = Q’(t) J = K = z Mạch lật T (Toggle) z (h 3.3 3.4) z ngõ vào J, K kết nối thành T (J = K = T) z Mạch z z z z S R Q(t+1) Q(t) Q(t+1) S R 0 Q(t) 0 X 0 1 1 0 1 ? 1 X z Biểu thức Bool mô tả mạch tổ hợp tạo ngõ nhập cho mạch lật Qui trình thiết kế mạch tuần tự: Chuyển đặc tả sang lược đồ trạng thái Chuyển lược đồ trạng thái sang bảng trạng thái z Xây dựng lược đồ luận lý từ bảng trạng thái Ví dụ: mạch đếm nhị phân z z Bảng trạng thái mạch lật: z z Bảng kích thích (tự xem) z Bảng liệt kê tổ hợp nhập cần có để tạo thay đổi trạng thái yêu cầu z Gồm cột Q(t) Q(t+1) cột cho ngõ vào z Ký hiệu X: điều kiện khơng cần (hoặc tùy chọn): có cách chuyển tiếp Phương trình nhập mạch lật: z Kết nối mạch lật với cổng Ví dụ: h 3.7 Gồm phần: (bảng 3.2) trạng thái hành, nhập, trạng thái kế, xuất Lược đồ trạng thái z z Thể hình ảnh bảng trạng thái (h 3.8) Hình tượng chuyển tiếp trạng thái, giúp hiểu hoạt động mạch 2.4 Thanh ghi nhớ z Bài tập 8, 9, 10, (11) z Thanh ghi (Register) z Lưu nhiều (n) bit, gồm n mạch lật Lưu liệu cung cấp cho mạch khác z Điều khiển việc chuyển thông tin cổng Các ghi đặc biệt: z z z z Ví dụ: 4.1 Mạch đếm (Counter) Thanh ghi dịch (Shift register) z Thanh ghi nạp song song z Khảo sát ghi nạp song song z z Thanh ghi dịch z Khảo sát ghi dịch chiều nạp song song Khi Load = Khi Load = Thanh ghi dịch chiều nạp song song (h 4.4) Khi S1S0 có giá trị 00 , 01 , 10 , 11 chức tương ứng : z Mạch đếm nhị phân z (áp dụng từ thiết kế mạch tuần tự) z Bộ nhớ z z z z z Lưu trữ truy xuất theo đơn vị từ (word) Kích thước word ? Kích thước nhớ ? Bộ nhớ truy cập (RAM) Bộ nhớ đọc (ROM) ... chân trị số nhị phân bit: a2 a1 a0 (2) = a2 .22 + a1 .21 + a0 .20 (10) = a2 .22 (10) + (a1 .21 + a0 .20 ) = a2.4 + a1 a0 (2) Còn gọi mạch chọn liệu Chọn thông tin nhị phân từ 2n ngõ nhập đưa ngõ xuất... chung (h10) z Bài tập: 1, 2, 3, (tr 31 32) Chuyển tín hiệu 1 02 cho mạch dồn 0 02 cho mạch phân 2x4 Decoder E E E E 3x8 Decoder 3x8 Decoder 3x8 Decoder 3x8 Decoder 2. 3 Mạch z Tổng quát z Các.. .2. 2 Mạch tổ hợp z Đại cương Bài tập: z z 1, 2, 3, 4, 5, 6, Bản đồ Karnaugh: 7, (tr .21 ) z Gồm số cổng luận lý kết nối với nhau, z z