Slide kỹ thuật điện tử bai8 machtuantu

BÀI MẠCH TUẦN TỰ 8.1 TỔNG QUAN: Hệ hệ mà ngõ không phụ thuộc vào ngõ vào mà phụ thuộc vào số ngõ hồi tiếp trở thành ngõ vào thông qua phần tử nhớ Phần tử nhớ thường sử dụng Flip_Flop Hệ chia thành loại: - Hệ đồng (Synchronous) - Hệ bất đồng (Asynchronous) 8.2 FLIPFLOP Phần tử nhớ quan trọng FlipFlop, tạo từ cổng Logic Các cổng logic tự khơng có tính nhớ, ta kết nối chúng với để tạo nên khả nhớ Sơ đồ khối cho FF sau: 8.2 FLIPFLOP (tt) FlipFlop cịn có tên gọi khác chốt (latch) mạch hai trạng thái bền (bistable multivibrator) 8.2 FLIPFLOP (tt) RS-FF dùng Cổng NOR Bảng thật: RS-FF dùng Cổng NOR RS FlipFlop dùng cổng NAND RS FlipFlop dùng cổng NAND (tt) 8.3 XUNG CK VÀ FLIPFLOP DÙNG XUNG CK 8.3 XUNG CK VÀ FLIPFLOP DÙNG XUNG CK Một hệ thống đồng bộ, thay đổi ngõ đồng thời với tín hiệu gọi xung clock Hầu hết hệ thống số dựa vào nguyên lý đồng mạch đồng dễ thiết kế 8.3 FLIPFLOP DÙNG XUNG CK (tt) Clock RS – FlipFlop 8.3 FLIPFLOP DÙNG XUNG CK (tt) Clock JK – FlipFlop D FlipFlop 8.4 FLIPFLOP DÙNG XUNG CK (tt) Các ngõ vào không đồng bộ: Điều khiển ngõ FF bất chấp điều kiện ngõ vào - PRESET: đặt ngõ FF lên logic - CLR: đặt ngõ FF logic 8.5 CÁC ỨNG DỤNG CỦA FLIPFLOP Đồng dùng FF 8.5 CÁC ỨNG DỤNG CỦA FLIPFLOP Mạch phát chuỗi ngõ vào Thanh ghi dịch: Các dạng ghi dịch gồm: • Vào song song/ song song • Vào nối tiếp/ra nối tiếp • Vào song song/ra nối tiếp • Vào nối tiếp/ song so Bộ Chia Tần Số: chia 2n MẠCH ĐẾM: có dạng 1/ Đếm không đồng bộ: a Đếm không đồng với MOD 2n b Đếm không đồng với MOD < 2n 2/ Đếm đồng * Số MOD mạch đếm: số trạng thái ngõ mạch đếm Ví dụ: mạch đếm có chuỗi trạng thái ngõ sau mạch đếm MOD MẠCH ĐẾM KHÔNG ĐỒNG BỘ VỚI SỐ MOD 2n: Ví dụ: Xét mạch đếm nhị phân bit dùng JK – FF với xung CK kích cạnh xuống sau: LSB MSB 1 1 1 1 1 1 1 Lưu ý: - Các ngõ vào J, K, Pr, CL nối lên Vcc hay [1] - Giả sử: Q0A = Q0B = Q0C = Q0D = 10 MẠCH ĐẾM KHÔNG ĐỒNG BỘ VỚI SỐ MOD 2n: Giản đồ thời gian mạch đếm xuống KĐB, CK kích cạnh lên 1 1 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 1 1 1 1 1 0 0 0 0 1 15 14 13 12 11 10 15 14 MẠCH ĐẾM KHÔNG ĐỒNG BỘ VỚI SỐ MOD 2n: Ví dụ: Xét mạch đếm nhị phân bit dùng JK – FF với xung CK kích cạnh xuống sau: Lưu ý: - Các ngõ vào J, K, Pr, CL nối lên Vcc hay [1] - Giả sử: Q0A = Q0B = Q0C = Q0D = 13 MẠCH ĐẾM KHÔNG ĐỒNG BỘ VỚI SỐ MOD 2n: Giản đồ thời gian mạch đếm xuống KĐB, CK kích cạnh xuống 1 1 1 1 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 1 0 0 0 0 15 14 13 12 11 10 15  MẠCH ĐẾM KHÔNG ĐỒNG BỘ VỚI SỐ MOD < 2n: Các bước thiết kế: Bước Thực chọn dạng mạch Bước Xác định số FF cần tối thiểu Gọi n số FF cần Chọn n cho 2n-1< MOD < 2n Bước Áp dụng tính chất ngõ vào bất đồng (Pr,Cl) để xác định trạng thái xóa theo trình tự sau: • Lập bảng trạng thái cho ngõ ngõ vào bất đồng • Viết hàm cho ngõ Pr Cl • Rút gọn hàm Pr Cl • Vẽ mạch hồn chỉnh 14 MẠCH ĐẾM KHƠNG ĐỒNG BỘ VỚI SỐ MOD < 2n: Ví dụ: Thiết kế mạch đếm lên nhị phân MOD6 dùng JK-FF sau: MẠCH ĐẾM KHÔNG ĐỒNG BỘ VỚI SỐ MOD < 2n: Sơ đồ mạch: 15 MẠCH ĐẾM KHÔNG ĐỒNG BỘ VỚI SỐ MOD < 2n: Giản đồ thời gian mạch đếm 1 1 0 1 0 0 1 0 0 1 0 0 1 MẠCH ĐẾM KHÔNG ĐỒNG BỘ VỚI SỐ MOD < 2n: Ví dụ: Thiết kế mạch đếm xuống nhị phân MOD7 dùng JK-FF, CK tác động cạnh lên: 16 MẠCH ĐẾM KHÔNG ĐỒNG BỘ VỚI SỐ MOD < 2n: Sơ đồ mạch: MẠCH ĐẾM KHÔNG ĐỒNG BỘ VỚI SỐ MOD < 2n: Giản đồ thời gian mạch đếm 1 0 1 1 0 1 1 0 1 1 0 1 7 17 MỘT SỐ VI MẠCH ĐẾM KHÔNG ĐỒNG BỘ a./ Khảo sát IC 74LS90: QD K CLK J K CLK K CLK J INPUT B (1) INPUT A (14) PR CL R0(1) (2) R0(2) (3) (8) Q (9) QC Q Q (12) Q Q QC R R9(2) CL J PR R9(2) (7) QB QB QA R9(1) (6) R9(1) 10 CLK GND 11 (11) VCC QD 12 Q NC QA 13 S R0(2) NC Q R0(1) 14 Q B(CKB) A(CKA) 74LS90 18 MỘT SỐ VI MẠCH ĐẾM KHÔNG ĐỒNG BỘ a./ Khảo sát IC 74LS90: MỘT SỐ VI MẠCH ĐẾM KHÔNG ĐỒNG BỘ a./ Khảo sát IC 74LS90: Bảng trạng thái khi nối QA với B Bảng trạng thái khi nối QD với A 19 MỘT SỐ VI MẠCH ĐẾM KHƠNG ĐỒNG BỘ Thí dụ 1: Dùng 74LS90 thực mạch đếm MOD8 DSTM6 14 CLK V R91 R92 QA CKA QB CKB QC 12 11 R01 QD R02 74LS90 V V V V MỘT SỐ VI MẠCH ĐẾM KHƠNG ĐỒNG BỘ Dạng sóng mạch đếm MOD8 20 MỘT SỐ VI MẠCH ĐẾM KHƠNG ĐỒNG BỘ Thí dụ 1: Dùng 74LS90 thực mạch đếm MOD12 U1 DSTM1 14 CLK V R91 R92 QA CKA QB CKB QC R01 QD R02 U2 R91 R92 12 11 V V V 74LS90 14 V QA CKA QB CKB QC R01 QD R02 12 V 11 74LS90 MỘT SỐ VI MẠCH ĐẾM KHÔNG ĐỒNG BỘ a./ Khảo sát IC 74LS93: B(CKB)A(CKA) R0(1) NC R0(2) QA NC VCC 74LS93 QD GND NC QB NC QC 14 13 12 11 10 21 Bảng trạng thái 74LS93 nối QA với CKB: MỘT SỐ VI MẠCH ĐẾM KHÔNG ĐỒNG BỘ Sơ đồ mạch cấu trúc bên IC 74LS93 Q R0(2)(3) R0(1)(2) K CL CLK K CLK CL J K Q Q (8) INPUT B (1) CLK CL J K CLK Q Q Q Q (12) Q J CL INPUT A (14) QD (11) QC J QB (9) QA 22 Trễ mạch đếm không đồng Trễ mạch đếm không đồng 23 MẠCH ĐẾM ĐỒNG BỘ VÀ MẠNG TUẦN TỰ a./ Cấu trúc: • Có thể dùng R-S, (J-K, T hay D-FF) • Xung CK đưa vào đồng FF • Để thực chu trình đếm: cần xác định hàm cho ngõ vào chức R-S, (J-K, T hay D-FF) dựa vào bảng chuyển trạng thái MẠCH ĐẾM ĐỒNG BỘ VÀ MẠNG TUẦN TỰ b./ Bảng chuyển trạng thái FF:  RS-FF: 24 MẠCH ĐẾM ĐỒNG BỘ VÀ MẠNG TUẦN TỰ b./ Bảng chuyển trạng thái FF:  JK-FF:  T-FF:  D-FF: MẠCH ĐẾM ĐỒNG BỘ VÀ MẠNG TUẦN TỰ c./ Các bước thiết kế mạch đếm nhị phân đồng bộ: Bước Bước Xác định số FF cần tối thiểu Lập bảng trạng thái với trạng thái trạng thái Bước Tìm hàm cho ngõ vào RS, (J-K, T hay D-FF) Rút gọn biểu thức ngõ vào RS (J-K, T hay D-FF) Bước Vẽ sơ đồ logic mạch Lưu ý: Tất ngõ vào Pr, Cl nối lên [1] nối xuống [0] • Nối lên [1] Pr, Cl tích cực mức [0] • Nối xuống [0] Pr, Cl tích cực mức [1] 25 MẠCH ĐẾM ĐỒNG BỘ VÀ MẠNG TUẦN TỰ Thí dụ: Thiết kế mạch đếm lên đồng nhị phân MOD6 Giải: dùng JK-FF, giả sử tất ngõ vào Pr, Cl FF tích cực mức [0] Bước 1: Bước 2: Số FF cần: 3FF Bảng trạng thái MẠCH ĐẾM ĐỒNG BỘ VÀ MẠNG TUẦN TỰ JA = KA = J B  QA QC KB = QA 26 MẠCH ĐẾM ĐỒNG BỘ VÀ MẠNG TUẦN TỰ KC = Q A JC = QA.QB Sơ đồ logic mạch [1] QB QA A CK J Q CLK K B J Q CLK Q QC K C J Q CLK Q K Q 27