Đang tải... (xem toàn văn)
Kiến trúc máy tính là bộ môn trong nhiều ngành về phần cứng, slide bài giảng của Gv Nguyễn Thanh Đăng hy vọng sẽ giúp bạn đọc hiểu rõ về môn Học kiến trúc máy tính, cũng như giúp các bạn sinh viên có tài liệu tham khảo từ đại học Công nghiệp thành phố Hồ Chí Minh
Câu hỏi • Câu 1: Hãy nêu chức tập lệnh MIPS?? • Câu 2: Trong tập lệnh MIPS dùng ghi để chứa kết phép nhân? Và sao? • Câu 3: Trong MIPS lệnh số thực chia làm nhóm nhóm nào? Chương 3: BỘ TÍNH TỐN SỐ HỌC 3.1 GIỚI THIỆU • MIPS: Microprocessor without Interlocked Pipeline Stages • Là tập lệnh thườngTập sử dụng rộng rãi lệnh hệ thống nhúng tảng cho nhiều kiến trúc tập lệnh MIPS gì? hệ • Các xử lí xử lí tập lệnh định sẵng xử lí Vì hệ thống nhúng số loại siêu máy tính thuộc kiến trúc tập lệnh MIPS thực thi chương trình viết tập lệnh MIPS 3.1 GIỚI THIỆU • Các lệnh nhân chia tập lệnh MIPS • Kiến trúc phần cứng cho việc tính tốn phép nhân chia • Biểu diễn số thực máy tính • Các lệnh xử lý số thực tập lệnh MIPS 3.2 NHẮC LẠI PHÉP CỘNG VÀ TRỪ NHỊ PHÂN 3.2 NHẮC LẠI PHÉP CỘNG VÀ TRỪ NHỊ PHÂN 3.2 NHẮC LẠI PHÉP CỘNG VÀ TRỪ NHỊ PHÂN Biểu diễn giá trị từ −2𝑛−1 đến 2𝑛−1 − 32 Số dương: Số âm: 1 n – bit thấp 3.2 NHẮC LẠI PHÉP CỘNG VÀ TRỪ NHỊ PHÂN • Quy tắc kiểm tra bit dấu: Cộng hai số dương kết số âm, ngược lại Trừ số âm khỏi số dương kết số âm, ngược lại 3.2 NHẮC LẠI PHÉP CỘNG VÀ TRỪ NHỊ PHÂN • MIPS kiểm tra tràn thực “xử lý ngoại lệ” hay “ngắt quãng” để xử lý việc tràn • MIPS cất giữ địa lệnh gây tràn vào ghi đặc biệt EPC (exception program counter) để thực xử lý ngoại lệ 3.2 NHẮC LẠI PHÉP CỘNG VÀ TRỪ NHỊ PHÂN Các dạng lệnh số học Nhóm lệnh số học khơng dấu (addu, subu, addiu) C Java Nhóm lệnh số học có dấu (add, sub, addi) Fortran CÂU HỎI • Câu 2: Trong tập lệnh MIPS dùng ghi để chứa kết phép nhân? Và sao? • Đáp án: Các ghi liệu MIPS có kích thước 32 bit, khơng thể dùng ghi để chứa kết phép nhân MIPS cung cấp cặp ghi 32 bit dặc biệt Hi Lo để chứa kết phép nhân CÂU HỎI • Câu 3: Trong MIPS lệnh số thực chia làm nhóm nhóm nào? • Đáp án: Các lệnh số thực MIPS chia thành ba nhóm lệnh khác là: nhóm lệnh số học, nhóm lệnh chuyển liệu nhóm lệnh so sánh rẽ nhánh BÀI TẬP • Bài 3.1: Cho đoạn chương trình MIPS sau: lui $t0, ori $t0, $t0, lui $t0, ori $t0, $t0, div $t0, $t1 mfhi $s0 mfli $s1 a) Giá trị ghi $s0 sau thực thi đoạn chương trình bao nhiêu? b) Giá trị ghi $s1 sau thực thi đoạn chương trình bao nhiêu? c) Giá trị ghi $t0 sau thực thi đoạn chương trình bao nhiêu? BÀI TẬP • Giải 3.1: Hai lện gán giá trị thập phân cho ghi $t0, hai lệnh làm cho ghi $t1 mang giá trị thập phân Lệnh chia div $t0, $t1 thực phép chia ÷ gán thương vào ghi Lo số dư vào ghi Hi Do đó, sau thực đoạn chương trình ghi $s0 mang giá trị số dư phép chia ÷ tron ghi $s1 mang giá trị thương phép chia Thanh ghi $t0 không thay đổi giá trị sau phép chia nên chứa giá trị BÀI TẬP • Bài 3.2: Xác định giá trị số thực biểu diễn theo chuẩn IEEE 754 độ xác đơn giá trị 13.312510 ? • Giải 3.2: • Bởi 13.3125 > nên bit dấu S = 0; • Số thực 13.312510 chuyển sang hệ nhi phân cách chuyển giá trị 1310 sang hệ nhị phân 0.312510 sang hệ nhị phân Hai giá trị lần lược có dạng nhị phân là: 11012 0.01012 Vậy 13.312510 biểu diễn nhị phân là: 1101.01012 BÀI TẬP • Bởi giá trị 1101.01012 chưa dạng chuẩn ký hiệu khoa học nên cần phải chỉnh dạng chuẩn tắc 1.11010101 x 23 ( dấu “chấm” dời sang trái ký số nên cần phải nhân với 23 ) • Vậy giá trị phần phân số là: 1.1101010100000000000000 giá trị phần mũ BÀI TẬP • Bài 3.3: Một số thực biểu diễn theo chuẩn IEEE 754 có chuỗi nhị phân sau: 0x1490000 Xác định giá trị thập phân số thực này? BÀI TẬP • Giải 3.3: • Bởi số thực dấu chấm động theo chuẩn IEEE 754 0x1490000 biểu diễn 32 bit (8 ký số thập lục phân) nên số biểu diễn dạng xác đơn Chuỗi nhị phân tương đương là: 0001 0100 1011 1001 0000 0000 0000 00002 • Suy ra: Phần dấu S = 0, số dương Phần mũ E = 0100 101 = 16510 BÀI TẬP Phần phân số: F = 1001 0000 0000 0000 00002 = x 2−1 +1 x 2−2 + x 2−5 = 0.7812510 • Bởi số thực dấu chấm động xác đơn nên phần “bias” có giá trị 127 Áp dụng cơng thức tính giá trị hệ thập phân: 𝐺𝑖á 𝑡𝑟ị ℎệ 𝑡ℎậ𝑝 𝑝ℎâ𝑛 = (−1)𝑆 × + 𝑝ℎâ𝑛 𝑠ố × 2𝑠ố 𝑚ũ−"𝑏𝑖𝑎𝑠" = −1 × + 0.78125 × 2130−127 = 14.2510 BÀI TẬP • Bài 3.4: Minh họa bước phép cộng hai số thực dấu chấm động IEEE 754 sau: 0x41480000 + 0x40a80000 • Giải 3.4: Có thể nhận thấy hai số thực 0x41480000 0x40a80000 biểu diễn theo dạng xác đơn Phần mũ có kích thước bit có giá trị 10000010 10000001 Điều có nghĩa số hạng thứ hai nhỏ số hạng thứ cần phải dịch phải phần định trị số hạng thứ hai bit để giá trị phần mũ hai số hạng BÀI TẬP • Phần định trị số hạng thứ là: 1100 1000 0000 0000 0000 0000 • Phần định trị số hạng thứ hai 1010 1000 0000 0000 0000 0000 • Sau thực dịch phải bit phần định trị số hạng thứ hai trở thành: 0101 0100 0000 0000 0000 • Tiến hành thực phép cộng phần định trị số hạng thứ với phần định trị số hạng thứ hai sau dịch thu kết quả: 1000 1110 0000 0000 0000 0000 BÀI TẬP • Kết phép cộng hai phần định trị 25 bit phần định trị hai số hạng 24 bit Vậy cần phải thực việc dịch phải bit chọn 24 bit thấp làm phần định trị kết phép cộng, đồng thời tang giá trị phần mũ lên đơn vị Phần định trị kết phép cộng là: 1000 1110 0000 0000 0000 0000 • Phần mũ kết phép cộng là: 1000 0011 • Vậy kết phép công là: 10000011 00011100000000000000000 = 0x418E0000 = 17.75 BÀI TẬP • Bài 3.5: Thực phép nhân hai giá trị số thực dấu chấm động IEEE 754 sau: 0x40B00000 x 0x40880000 • Giải 3.5: Bởi hai thừa số phép nhân đuợc lưu trữ 32 bit nên hai thuộc dạng xác đơn Giá trị phần mũ hai thừa số 1000 0001 Do đó, giá trị phần mũ tích số tính bằng: 1000 0001 + 1000 0001 – 0111 1111 = 1000 0011 • Hai phần định trị hai thừa số có kích thước 24 bit là: 1011 0000 0000 0000 0000 0000 1000 1000 0000 0000 0000 0000 BÀI TẬP • Kết phép nhân hai phần định trị hai thừa số là: 101 1101 1000 0000 0000 0000 0000 0000 0000 0000 0000 0000 • Kết có kích thước 47 bit nên không cần thực dịch điều chỉnh phần mũ Giá trị phần định trị kết phép nhân là: 1011 1011 0000 0000 0000 0000 • Bởi hai thừa số số dương nên tích số số dương bit dấu tích số S = Vậy kết phép nhân là: 10000011 01110110000000000000000 = 0x41BB0000 = 23.375 ... Dịch phải bit ghi số chia 33 lần ? Đúng Kết thúc Số dư < Sai Số bị nhân (32 bit) ALU 32 bit Số dư Số bị chia Dịch trái Số dư (64 bit) Thương Bộ điều khiển Kiến thức chia 32 bit tối ưu Bắt đầu Hoạt... Trừ 32 bit cao ghi số dư với ghi số chia lưu Số dư < vào 32 bit cao ghi số dư Chỉnh bit thấp thành kiểm tra số dư 32 lần ? Đúng Kết thúc Khôi phục 32 bit cao ghi số dư Sai Lệnh chia MIPS 3. 5 SỐ... CỘNG VÀ TRỪ NHỊ PHÂN 3. 2 NHẮC LẠI PHÉP CỘNG VÀ TRỪ NHỊ PHÂN 3. 2 NHẮC LẠI PHÉP CỘNG VÀ TRỪ NHỊ PHÂN Biểu diễn giá trị từ −2