Thiết kế mạch điều khiển

1 Ñoà aùn toát nghieäp CHÖÔNG 4 2 Đồ án tốt nghiệp 4.1 XÁC CẤU TRÚC MẠCH ĐIỀU KHIỂN Dựa vào yêu cầu về phần điều khiển của cánh tay máy làm cơ sở cho việc xác đònh cấu trúc mạch. Do đó vấn đề đầu tiên là phải nghiên cứu kỹ cấu tạo của tay máy,tiếp theo phải tìm hiểu rõ yêu cầu để điều khiển cánh tay máy .Việc nghiên cứu này sẽ cho cái nhìn về cấu trúc mạch điều khiển. Cân nhắc giữa cấu hình và yêu cầu điều khiển sẽ chọn cấu trúc mạch hợp lí. Sơ đồ khối của mạch điều khiển được trình bày ở hình 4.1 3 Đồ án tốt nghiệp Sơ đồ khối của mạch điều khiển 4 Đồ án tốt nghiệp 4. 2 ĐỊNH NGHĨA CÁC CHÂN VI XỬ LÍ Vi xử lí (microproccesser) là một thiết bò bán dẫn chứa các mạch logic điện tử đuộc chế tạo theo công nghệ LSI hoặc VLSI. Vi xử lí có khả năng thực hiện các chức năng tính toán và tạo ra các quyết đònh làm thay đổi trình tự thi hành chương trình. vi xử lí là một thiết bò logic lập trính đïc, được thiết kế bằng các thanh ghi, các flip_flop và các phần tử đònh thời. Vi xử lí có một tập lệnh được thiết kế bên trong,đễ xử lí dữ liệu và truyền thông với các thiết bò ngoại vi. Có nhiều loại vi xử lí và cũng có nhiều hãng chế tạo vi xử lí (Intel, Zilog, Motorola) 8085 là một bộ vi xử lí 8 bit do Intel sản xuất , đầu tiên vào năm 1977. Nó có khả năng đònh đòa chỉ cho bộ nhớ tới 64Kbyte. thiết bò này có 40 chân, dạng DIP, đòi hỏi nguồn đơn +5v. Hình trình bày sơ đồ chân của bộ vi xử lí 8085. Toàn bộ các tín hiệu có thể được phân thành 6 nhóm: (1) Tuyến đòa chỉ. (2) Tuyến dữ liệu . (3) Các tín hiệu trạng thái và điều khiển (4) Nguồn cung cầp và các tín hiệu tần số (5) Các ngắt và các tín hiệu khởi tạo ngoại vi (6) Các cổng I/O nối tiếp Control and Status Signals +5V AD7 AD0 A15 A8 SID SOD TRAP X1 X2 Vcc Vss INTR READY HOLD 8085 GND RST 7.5 RST 6.5 RST 5.5 RESET IN RESET OUT CLK OUT 28 21 19 12 30 29 33 34 32 31 11 18 35 39 36 2121 1 2 5 4 6 7 8 9 10 40 20 ALE S0 S1 IO/M RD WR INTA HLDA High Outer Address Bus Multiplexed Address/Data Bus Serial I/O Ports Interrupts and Externally Initiated Signals 5 Đồ án tốt nghiệp Hình 4.2 : sơ đồ chân và các tín hiệu của 8085  Tuyến đòa chỉ 8085 có 8 đường tín hiệu, A 15 _A 8 là các tín hiệu một chiều, được sử dụng như tuyến đòa chỉ cao  Tuyến dữ liệu / đòa chỉ đa hợp Các đường tín hiệu AD 7 –AD 0 là các đường hai chiều chúng phục vụ một mục đích kép. Các đường này được sử dụng lúc thì như tuyến đòa chỉ thấp khi thì như một tuyến dữ liệu. Khi thi hành một lệnh, trong một phần đầu của chu kì, các đường này được sử dụng như là tuyến đòa chỉ thấp. Suốt phần còn lại của chu kì, các đường này được dùng 8085 CLK(OUT) RESET(OUT) A11 S0 AD6 22 INTA Vss AD2 3 HLDA 32 35 38 15 5 S1 AD5 21 24 18 7 RST5.5 IO/M X2 RST7.5 AD1 13 10 9 8 SOD INTR WR 17 2 HOLD 28 30 39 11 4 AD4 29 31 37 40 6 1 READY X1 AD0 19 A10 A12 A15 RD SID 16 Vcc 36 14 RST6.5 20 23 26 A9 A14 ALE AD7 25 A8 A13 TRAP 27 33 12 AD3 34 RESET IN 8085 Pinout 6 Đồ án tốt nghiệp như tuyến dữ liệu. Điều này cũng được gọi là đa hợp tuyến (multiplexing the bus). Tuy nhiên, tuyến đòa chỉ thấp có thể được tách ra từ các tín hiệu này nhờ sử dụng một mạch chốt (latch)  Các tín hiệu điều khiển và trạng thái Nhóm các tín hiệu này bao gồm hai tín hiệu điều khiển (RD và WR), 3 tín hiệu trạng thái (IO/M, S 1 và S 0 ) để xác đònh lọai hoạt động, và một tín hiệu đặc biệt (ALE) để chỉ thò sự bắt đầu của hoạt động. ∗ALE -Address latch enable: Cho phép chốt đòa chỉ .Đây là một xung dương tác động cạnh lên được phát ra mỗi lần 8085 bắt đầu một hoạt động (chu kì máy); nó chi thò rằng các bit AD 7 -AD 0 là các bit đòa chỉ. Tín hiệu này về cơ bản được sử dụng để chốt các đòa chỉ thấp từ tuyến đa hợp và cho ra một tập riêng biệt 8 đường đòa chỉ AD 7 - AD 0 .ALE là một tín hiệu điều khiển ∗ RD - Read : Đọc đây là tín hiệu điều khiển đọc (tác dộng mức thấp). tín hiệu này chỉ thò đọc I/O hặc bộ nhớ và dữ liệu có khả dụng trên tuyến dư liệu. ∗ WR -Write : Ghi đây là tín hiệu điều khiển ghi (tác động mức thấp). Tín hiệu này chỉ thò rằng dữ liệu trên tuyến dữ kiệu được ghi vào một ô nhớ hoặc I/O đã chọn ∗ IO / M :Input –Output / Memory. Đây là tín hiệu trạng thái được sử dụng để phân biệt giữa các hoạt độâng IO và bộ nhớù. Khi nó ở mức thấp,nó chỉ thò một hoạt động liên quan đến bộ nhớ. Tín hiệu này được kết hợp với RD và WR để tạo ra các tín hiệu điều khiển I/O và bộ nhớ. ∗ S 1 và S 0 : Status đây là các tín hiệu trang thái, tương tự IO/ M, có thể xác đònh các hoạt động khác nhau ,nhưng chúng hiếm khi được sử dụng trong các hệ thống nhỏ. Toàn bộ các hoạt động và cá tín hiệu trạng thái liên kết được liệt kê trong bảng 4.1  Nguồn cung cấp và tần số xung đồng hồ ∗ Vcc : nguồn cung cấp +5V ∗ Vss : tham chiếu đất (mass ) ∗ X 1 và X 2 : một thạch anh (hoặc mạng RC, LC ) được nối tại hai chân này Mỗi chủng loại 8085 điều có tần số tối đa cho phếp đưa vào hai chân này 6MHZ : đối với 8085A 10MHZ : đối với 8085A-2 12MHZ : đối với 8085A-1 tần số đưa vaò từ X 1 ,X 2 được chia 2 bên trong vi xử lí ∗ CLK (out) - Clock Output : ngõ ra xung đồng hồ .Cung cấp các tín hòêu xung đồng hồ cho các thành phần khác thuộc hệ thống .Nó có cùng tần tần số với xung đồng hồ bên trong vi xử lí . Do đó : fx 1 x 2 f CLK =  2 7 Đồ án tốt nghiệp Bảng 4.1: trạng thái chu kì máy và các tín hiệu điều khiển 8085 Trạng thái Chu kỳ máy IO/M S 1 S 0 Các tín hiệu điều khiển Tìm kiếm mã hoạt động 0 1 1 RD = 0 Đọc bộ nhớ 0 1 0 RD = 0 Ghi vào bộ nhớ 0 0 1 WR = 0 Đọc I/O 1 1 0 RD = 0 Ghi vào I/O 1 0 1 WR = 0 Yêu cầu ngắt 1 1 1 INTA = 0 Dừng Z 0 0 Treo Z X X RD , WR = Z Đặt lại Z X X và INTA = 1 Z =Tổng trở cao (3 trạng thái : Tri –States) X = Không xác đònh ( Don’t care )  Các ngắt và các hoạt động Khởi tạo bên ngòai Vi xử lí 8085 có năm tín hiệu ngắt có thể được sử dụng để ngắt một sự thi hành chương trình. Vi xử lí trả lời một ngắt bằng tín hiệu INTA (Interrupt Acknowledge). Ngòai các ngắt, ba chân –RESET, HOLD và READY- Tiếp nhận các tín hiệu khởi tạo bên ngoài như là các ngõ vào. Để đáp ứng yêu cầu HOLD, vi xử lí có một tín hiệu gọi là HLDA (Hold Acknowledge) ∗ RESET IN : Khi tín hiệu trên chân này xuống mức logic thấp,bộ đém chương trình được đặt lại về không, các tuyến ở trạng thái tổng trở cao và vi xử lí bò đặt lại (reset) ∗ RESET OUT : Tín hiệu này chỉ thò rằng vi xử lí đang đặt lại.Tín hiệu này có thể được sử dụng để đặt lại các thiết bò khác. Các tín hiệu khác ,xem Bảng 4.2 Bảng 4.2 : Các ngắt và các tín hiệu khởi tạo bên ngoài 8085 • INTR (Vào ) : Interrupt Request Tín hiệu này được sử dụng như là một bộ ngắt phổ dụng(general purpose interrupt), nó tương tự với tín hiệu INT của 8085A • INTA (Ra) : Interrupt Acknowledge Tín hiệu này dùng để trả lời một ngắt • RST 7.5 (Vào) : Restart Interrupt; RST 6.5 RST 5.5 8 Đồ án tốt nghiệp Đây là các ngắt có đònh hướng (vectored interrupt) và che được.Chúng có quyền ưu tiên ngắt cao hơn INTR. Trong số ba ngắt này, thứ tự ưu tiên là RST 7.5,RST 6.5 và 5.5 TRAP (Vào) Đây là một ngắt không che được và có quyền ưu tiên cao nhất Lọai ngắt Ô nhớ để gọi ngắt 1. TRAP 0024 2. RST 7.5 003C 3. RST 6.5 0034 4. RST 5.5 002C • HOLD (Vào) Tín hiệu này chỉ thò rằng một thiết bò ngoại vi như bộ điều khiển DMA (Direct Memory Access) đang yêu cầu sử dụng các tuyến đòa chỉ và dữ liệu • HLDA (Ra) : Hold Acknowledge Tín hiệu trả lời theo yêu cầu HOLD • READY (Vào) Tín hiệu này được sử dụng để trì hoãn các chu kỳ.Đọc hay Ghi của vi xử lí cho đến khi một ngoại vi sẵn sàng để gởi hoặc nhận dữ liệu.Khi tín hiệu này xuống thấp,vi xử lí đợi trong một số nguyên lần các chu kỳ đồng hồ cho khi nó lên cao.  Các cổng I/O nối tiếp Vi xử lí 8085 có hai tín hiệu để thực hiện việc truyền dữ liệu nối tiếp ∗ SID : Seria Input Data. Dữ liệu vào nối tiếp .tín hệu này nạp vào bit D7 của thanh ghi A trong suốt quá trình thực hiện lệnh RIM ∗ SOD : Serial Out put Data. Dữ liệu ra nối tiếp.Lệnh này được niêu rõ bởi lệnh SIM 4.3 CẤU TRÚC BÊN TRONG 8085 Hình 4.3 TRình bày cấu trúc bên trong của 8085. Nó bao gồm Đơn vò logic và số học ALU (Arithmetic and Logic Unit ), đơn vò đònh thời và điều khiển (Timng and Control Unit ), Bộ giải mã và thanh ghi lệnh (Instruction Register and Decoder),Dãy thanh ghi (Register Array), Điều khiển ngắt (Interrupt Control) và Điều khiển I/O nối tiếp (Serial I/O Control) Accum ulater Address Buffer (8) AD15 - AD8 Address Bus Array Register Data Address Buffer (8) AD7 - AD0 Address Data Bus X1 X2 Power Supply +5V GND Tim ing and Control Interrupt C ontrol 8 Bit Internal Data Bus (8) (8) (8) Tem p. Reg. Instruction Re gister Instruction Decoder and Machine Cycle Encoding Flag Flip Flops Arithm atic Logic Unit (8) (ALU) CLK GEN CLK OUT READY RD WR Control Status DMA Reset ALE S0 S1 IO/M HOLD HLDA RESET IN RESET OUT INTR RST 5.5 RST 7.5 RST 6.5 TRAP INTA Stack Pointer Program Counter Increm enter / Decrem enter Address Lactch Multiplexer (8) (8) (8) (8) (8) (8) (8) (8) (16) (16) (16) Reg. Reg. Reg. Reg. Reg. Reg. Reg. Select W Z B C D E H L Tem p. Reg. Tem p. Reg. Serial I/O C ontrol SID SOD 9 Đồ án tốt nghiệp Hình 4.3 : Sơ đồ khối chức năng của 8085  Đơn vò logic và số học ALU Đơn vò này thực hiện các chức năng tính toán : nó bao gồm Thanh ghi tích trữ (Accumulator), Thanh ghi tạm (Temporary register), các mạch logic và số học,và 5 cờ báo (Flag). Thanh ghi tạm được dùng để duy trì dữ liệu trong suốt một hoạt động số học và logic. Kết qua được lưu trữ vào thanh ghi tích trữ, và các cờ (các flip – flop ) được đặt (set: bằng 1 ) họăc bò đặt lại (reset :bằng 0) tùy theo kết quả của hoạt động. Các cờ chòu ảnh hưởng bởi các hoạt động số học và logic trong ALU. Trong hầu hết các họat động này, kết quả được lữutru vào thanh ghi tích trữ. Do đó các cờ thường phản ánh các điều kiện dữ liệu trong thanh ghi tích trữ-trừ một vài ngoại lệ. ∗ S – Sign Flag: Cờ dấu: Sau sự thi hành của một phép toán học hoặc một họat động logic, nếu bit D7 của kết quả (luôn luôn trong thanh ghi tích trữ) bằng 1 thì cờ dấu được đặt. Cờ này được sử dụng với các số có dấu. Trong một byte được cho,nếu D7 là 1, số này được xem là số âm, nếu D7 bằng 0, số này được xem là số dương.trong các hoạt động liên quan tới các số có dấu,bit D7 được phục vụ để chỉ thò dấu và bảy bit còn lại được dùng để chỉ thò cho độ lớn (magnituge) của con số đó ∗ Z- Zero Flag : Cờ không : Cờ không được đặt (Z=1 )nếu hoạt động ALU có kết quả bằng 0 .Cờ này được điều chỉnh bởi kết quả trong thanh ghi tích trữ cũng như trong các thanh ghi khác. ∗ AC –Auxiliary Carry Flag : Cờ mượn phu : Trong một hoạt động toán học, khi số mượn (carry ) được phát ra từ số D3 và chuyển sang số D4, thì cờ AC được đặt. Cờ này chỉ được sử dụng bên trong đối với các phép toán liên quan đến số BCD, và không khả dụng đối với người lập trình muốn chuyễn đổi trình tự một chương trình bằng một lệnh nhảy ∗ P – Parity Flag : Cờ chẵn lẻ: Sau một phép toán số học hoặc một hoạt động logic,nếu kết quả có một số chẵn các số 1 ,cò được đặt ( P= 1), nếu nó có một số lẻ các số 1, thì cờ P được đặt lại (P =0) ∗ CY –Carry Flag : Cờ mượn : Nếu một phép toán số học dẫn đến sự vay mượn ,cờ C được đặt, ngược lại thì nó được đặt lại Vò trí các bit phục vụ cho các cờ này như sau trong thanh ghi cờ: 10 Đồ án tốt nghiệp D7 S Z X AC x P x CY Trong số năm cờ ,cờ AC được dùng bên trong đối với các phép toán BCD; tập lệnh không chứa bất kì lệnh nhảy nào có điều kiện nào có liên quan đến cờ AC. Trong bốn cờ còn lại, cờ Z và Cy là các cờ được sử dụng thường xuyên nhất.  Đơn vò đònh thời và điều khiển Đơn vò này đồng bộ tất cả các hoạt động của vi xử lí bằng xung đồng hồ, và phját ra các tín hiệu điều khiển cần thiết cho việc truyền thông giữa vi xử lí và ngoại vi. Các tín hiệu điều khiển có chức năng tương tự như xung đồng bộ (Synchronous pulse) trong một Dao động kí. Các tín hiệu RD, WR là các xung đồng bộ có chỉ thò sẵn của dữ liệu trên tuyến dữ liệu.  Thanh ghi lệnh và bộ giải mã Thanh ghi lệnh và bộ giải mã thuộc về ALU. Khi một lệnh được tìm thấy từ bộ nhớ, nó được nạp vào thanh ghi lệnh. Bộ giải mã sẽ giải mã lệnh và thực thi trình tự của các sự việc theo sau. Thanh ghi lệnh không thể được lập trình và không thể xâm nhập bằng bất kì lệnh nào.  Dãy thanh ghi Các thanh ghi lập trình gồm có: A, B, C, D, E, F, H và L. Mỗi thanh ghi có thể được lập trình độc lập hoặc kết hợp thành cặp thanh ghi : AF =(PSW), BC = (B), DE = (D) và HL = (H). Ngòai ra, còn có hai thanh ghi phụ, gọi là các thanh ghi tạm W và Z, thuộc dãy thanh ghi. Các thanh ghi này được sử dụng để duy trì dữ liệu 8 bit trong khi thi hành một số lệnh. Tuy nhiên, vì chúng được dùng bên trong, nên chúng không khả dụng đối với nngười lập trình. Tức là người lập trình không cần thiết phải quan tâm đến nội dung trong hai thanh ghi này. SP (Stact Pointer)- Con trỏ ngăn xếp, PC (Program Counter) – bộ đếm chương trình là hai thanh ghi 16 bit vô cùng quan trọng ! 4.4 TẬP LỆNH CỦA 8085 Một lệnh (Instruction) là một mẫu nhò phân (binaray patter) được thiết kế bên trong vi xử lí để thực hiện một chức năng cụ thể. Một nhóm đủ các lệnh được gọi là tập lệnh (Instruction set), xác đònh các chức năng mà vi xử lí có thể thực hiện. Tập lệnh của 8085 có 74 lệnh (hơn 8080 hai lệnh), các lệnh này có thể phân thành 5 nhóm chức năng: • Các họat động (sao chép ) truyền dữ liệu • Các họat động toán học • Các họat động logic • Các họat động rẽ nhánh • Các họat động điều khiển  Các họat động (sao chép) truyền dữ liệu Nhóm các lệnh này sao chép dữ liệu từ nơi nguồn đến nơi đích, mà không hề điều chỉnh nội dung của nơi nguồn. Trong các sổ tay kỹ thuật, từ truyền dữ liệu được sử dụng cho chức năng sao chép. Sau đây là các dạng truyền dữ liệu Dạng truyền Ví dụ [...]... bản về tay máy được trình bày ,và trong chương 4 cấu trúc mạch điều khiển được giới thiệu Mô hình cấu trúc mạch được triển khai thành những mạch điện cụ thể Cách sử dụng những linh kiện, thiết bò cấu trúc nên mạch điều khiển được đề cập chỉ bao gồm những nội dung cần thiết phục vụ trực tiếp cho đề tài và việc tính toán,chọn các linh kiện trong mạch công suất cũng rất quan trọng trong quá trình thực thi... cho phép rút ra được các kết luận sau: 1 Có thể dùng vi xử lí 8085 để thiết kế mạch điều khiển mô hình cánh tay máy 2.Việc tìm hiểu rõ cấu tạo nguyên lý hoạt động của cánh tay máy sẽ giúp cho việc xây dựng chương trình điều khiển đa dạng hơn 3 Việc xác lập trạng thái ban đầu cho cánh tay máy khi gặp trường hợp mất điện xảy ra là rất cần thiết 4 Việc cài đặt các thông số để điều khiển cánh tay máy sẽ... khóa sau sẽ phát triển hoàn thiện hơn để ứng dụng vào trong sản xuất Sau đây là một vài đề nghò cho những ai muốn phát triển đề tài: 1 Hãy dùng vi điều khiển 8951 để thiết kế mạch điều khiển 2 Thiết kế phần giao tiếp với máy tính tạo sự linh hoạt trong điều khiển 3 Xây dưng chương trình đa dạng hơn 4 Thay LED 7 đoạn bằng màn hình tinh thể lỏng (LCD ) ... 0 Cổng A 0 0 1 Cổng B 0 1 0 Cổng C 0 1 1 Thanh ghi điều khiển 1 x x 8255không được chọn Từ điều khiển Hình 4.9 trình bày một thanh ghi gọi là thanh điều khiển (control register) Nội dung của thanh ghi này gọi là từ điều khiển (control word) niêu rõ một chức năng I/O cho 21 Đồ án tốt nghiệp mỗi cổng Thanh ghi này có thể được xâm nhập để ghi từ điều khiển Khi A0 và A1 ở mức logic 1 như đã đề cập ở trên... (C u và Cl) ,bộ đệm tuyến dữ liệu và logic điều khiển Sơ đồ khối này chứa tất cả các phần tử của một thiết bò lập trình, cổng C thực hiện chức năng tương tự chức năng của thanh ghi trạng thái, ngoài ra còn cung cấp các tín hiệu bắt tay Logic điều khiển Phần điều khiển có 6 đường Chức năng và việc kết nối của chúng như sau: ∗ RD (Read) : đọc Tín hiệu điều khiển này cho phép hoạt động đọc Khi tín hiệu... của các cổng A và B Để thông tin với các ngoại vi thông qua 8255, ba bước sau đây là cần thiết: (1) Xác đònh được đòa chỉ các cổng A,B và Cvà của thanh ghi điều khiển theo logic chọn chip (CS )và các đường đòa chỉ A0,,A1 (2) Ghi từ điều khiển vào thanh ghi điều khiển (3) Ghi các lệnh I /O để thông tin với các thiết bò ngoại vi qua cổng A, B và C 22 Đồ án tốt nghiệp D7 D6 D5 D4 D3 D2 D1 D0 Nhóm B Cổng... thấp không cần thiết phải được đệm trong hệ thống này (nếu đệm càng tốt) vì trong bản thân mạch chốt (74LS373), dữ liệu đòa chỉ đã được đệm rồi Tuyến điều khiển, nếu có đệm thì cách thức thực hiện như là của tuyến đòa chỉ cao Trong hệ thống vi xử lí ,các ngoại vi được kết nối ở dạng song song giữa tuyến đòa chỉ tuyến dữ liệu và tuyến điều khiển Vi xử lí chỉ thông tin với một trong các thiết bò tại mọt... suất cũng rất quan trọng trong quá trình thực thi đề tài Cánh tay máy sẽ không bao giờ hoạt động nếu không có chương trình điều khiển được xây dựng trong chương 5 Các bưôc chuẩn bò thi công mạch và những thao tác cần thiết để điều khiển cánh tay máy được trình bày trong chương 6 6.2 KẾT LUẬN Sau thời gian thực hiện đề tài một phần kiến thức được tiếp thu; những kiến thức cơ bản được trang bò sau 5 năm... cmạch chốt thay 1 11 chốt (giả i đa hợp ) OC G 74LS373 D0 D1 D2 D3 D4 D5 D6 D7 Tuyến dữ lie äu đã được giả i đa hợp 13 Đồ án tốt nghiệp Hình 4.4 : Sơ đồ mạch chốt tuyến đòa chỉ thấp 4.4.2 ĐỆM TUYẾN ĐỊA CHỈ CAO Mạch đệm (buffer)là một mạch logic để khuếch đại dòng điện hoặc công suất Mạch đệm về cơ bản được sử dụng để làm tăng khả năng lái (drive) của một mạch logic Hình 4.5 trình bày 74LS244, một mạch. .. riêng biệt: tuyến đòa chỉ thấp A7-A0 và tuyến dữ liệu D7 – D0 Hình 4.4 trình bày sơ đồ sử dụng một mạch chốt và tín hiệu ALE để giải đa hợp tuyến Tuyến AD7- AD0 được kết nối như là ngõ vào đến mạch chốt 74LS373 Tín hiệu ALE, được nối đến chân cho phép (G) của mạch chốt, tín hiệu điều khiển ngõ ra (OC) của mạch chốt được nối đất 3 2 AD0 AD1 Tuyến đòa chỉ AD2 dữ đa ChânplietưäuALû mức cao trong mỗi AD3 . yêu cầu để điều khiển cánh tay máy .Việc nghiên cứu này sẽ cho cái nhìn về cấu trúc mạch điều khiển. Cân nhắc giữa cấu hình và yêu cầu điều khiển sẽ chọn. khiển sẽ chọn cấu trúc mạch hợp lí. Sơ đồ khối của mạch điều khiển được trình bày ở hình 4.1 3 Đồ án tốt nghiệp Sơ đồ khối của mạch điều khiển 4 Đồ án tốt