Tài liệu học phần kỹ thuật xung số chương 5

ĐẠI HỌC ĐÀ NẴNG TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT KHOA ĐIỆN - ĐIỆN TỬ KỸ THUẬT XUNG SỐ TS NGUYỄN LINH NAM Chương 5: MẠCH LOGIC TỔ HỢP 5.1 Khái niệm hệ tổ hợp 5.2 Phân tích Phương pháp thiết kế 5.3 Mạch hợp kênh (MUX)/phân kênh (DEMUX) 5.4 Mạch số học (cộng, so sánh, kiểm tra chẵn lẽ) 5.5 Mạch mã hóa 5.6 Mạch giải mã/chuyển mã Mục tiêu chương: - Trình bày khái niệm hệ tổ hợp - Vận dụng phương pháp phân tích thiết kế hệ tổ hợp - Thiết kế số hệ tổ hợp thiết bị kỹ thuật số:  MẠCH MUX  MẠCH DEMUX  MẠCH SỐ HỌC  MẠCH MÃ HÓA/GIẢI MÃ  MẠCH CHUYỂN MÃ KHÁI NIỆM: Đặc điểm: tín hiệu thời điểm phụ thuộc vào giá trị tín hiệu vào thời điểm Sơ đồ khối: x1 x2 xn Mạch tổ hợp Công thức tổng quát: y1 y2 ym - Mạch có n ngõ vào m ngõ - Các tín hiệu vào x1, x2, , xn coi biến vào - Các tín hiệu y1, y2, , ym hàm y1 =f1 (x1 ,x , ,x n ) y2 =f (x1 ,x , ,x n ) ym =f m (x1 ,x , ,x n ) PHƯƠNG PHÁP PHÂN TÍCH VÀ THIẾT KẾ HỆ TỔ HỢP: PHÂN TÍCH: Các bước phân tích cụ thể hóa sơ đồ sau: Sơ đồ logic Viết biểu thức hàm ngõ Rút gọn Kê bảng chân lý Viết biểu thức hàm ngõ ra: - Bước 1: đặt biến phụ đầu mạch logic - Bước 2: viết phương trình biến phụ - Bước 3: biểu thức cuối cùng, thay giá trị tương ứng để rút hàm logic cho đầu cho sơ đồ cho Rút gọn: tối thiểu hoá biểu thức phương pháp tối thiểu hoá Kê bảng chân lý: tính tốn giá trị hàm lơgic tín hiệu đầu tương ứng với tổ hợp giá trị tín hiệu đầu vào Ví dụ: a Viết biểu thức hàm logic ngõ Y theo biến ngõ vào A, B, C b Lập bảng giá trị biểu diễn hàm Y(A,B,C) c Tối thiểu hóa hàm Y(A,B,C), vẽ lại mạch logic tối ưu THIẾT KẾ: Để thiết kế mạch tổ hợp, thông thường phải qua bước tìm sơ đồ mạch điện logic từ yêu cầu nhiệm vụ logic cho: Bìa Karnaugh Vấn đề logic Kê bảng chân lý Biểu thức Nhiệm vụ: Bảng chân logic lý: Rút gọn Biểu thức tối thiểu Sơ đồ logic Tối thiểu Thiết hoá:kế mạch số: - Xác định biến Là đầubảng vào liệt kê giá trị - Tối thiểu số Sửbiến dụng loại cổng logic - Xác định hàm số ngõ rasố ngõ tương- Tối thiểucơ số số hạng để thiết kế mạch số hàm - Xác định mối liên - Sử dụng thực cổng logic hàm chức năng, ứnghệ vờilogic từnggiữa tổ hợp biến hàm số ngõ đầu với vấn tiết kiệmhay chithực phí thiết kế đề logic vào biến ngõ vào đặt Ví dụ: thực mạch logic điều khiển hoạt động đèn Z quạt Q thực thông qua ba chuyển mạch A, B, C hình vẽ A B Z C Q Nguồn điện Bảng chức A B C Z Q ngắt ngắt ngắt ngắt nối nối nối nối ngắt ngắt nối nối ngắt ngắt nối nối ngắt nối ngắt nối ngắt nối ngắt nối tắt sáng tắt sáng tắt sáng sáng sáng tắt chạy tắt chạy tắt chạy tắt chạy Bảng giá trị A B C Z Q 0 0 1 1 0 1 0 1 1 1 1 1 1 1 A, B, C: ngắt =0; nối=1 Z : tắt=0; sáng=1 Q : tắt=0; chạy=1 Ví dụ: Thiết kế mạch kiểm tra chẵn lẻ cho từ mã bit Hoạt động mạch mô tả bảng trạng thái , với A2A1A0 bit liệu, B bit chẵn (lẻ), fo hàm lẻ fe hàm chẵn Vào Ra Vào Ra A2 A1 A0 B fe fo A2 A A0 B fe fo 0 0 1 0 0 0 1 0 1 0 0 1 1 0 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 1 1 1 1 1 Từ bảng trạng thái thấy fe fo có giá trị ngược nhau, nghĩa là: fe  fo f o  A  A1  A  B Sơ đồ logic mạch tạo bit chẵn lẻ thiết kế hình: MẠCH MÃ HĨA (ENCODER): Mã hóa dùng văn tự, ký hiệu hay mã để biểu thị đối tượng Mô hình tốn học: Mạch có chức biến đổi N đường tín hiệu vào thành n đường tín hiệu ra, 2n≥N Ví dụ: Thiết kế mạch mã hố nhị phân 8→3 với ngõ vào tích cực mức Vào Ra a0 a1 a2 a3 a4 a5 a6 a7 b2 b1 b0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 - a0, a1,…, a7 đường tín hiệu vào - b2, b1, b0 ngõ Đối với mạch này, ngõ vào mức tích cực (mức 1) ngõ vào lại mức ngõ xuất từ mã tương ứng Phương trình logic hàm ngõ sau: Sơ đồ chức sơ đồ logic mạch thiết kế MẠCH GIẢI MÃ (DECODER): Mạch mã hóa-giải mã MẠCH CHUYỂN MÃ: Chuyển đổi loại mã → loại mã khác Trong nhiều trường hợp tín hiệu mạch dùng để điều khiển dụng cụ thị, mạch gọi chuyển mã Với mã xác định, dụng cụ thị khác mạch chuyển mã khác Ví dụ: Thiết kế mạch chuyển mã BCD8421→LED đoạn Thiết kế mạch chuyển mã BCD8421→LED đoạn LED đoạn Cathode chung LED sáng “HIGH”, logic “1″ Anode chung LED sáng “LOW”, logic “0″ Thiết kế với ngõ tích cực mức thấp: Anode chung (logic 0) trạng thái 1010→1111 khơng sử dụng, ta gán giá trị tùy định X tổ hợp biến Bảng trạng thái - D C B A a b c d e f g 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 0 0 0 X X X X X X 0 0 1 0 X X X X X X 0 0 0 0 X X X X X X 0 0 0 X X X X X X 1 1 1 X X X X X X 1 0 0 X X X X X X 1 0 0 0 X X X X X X Tối thiểu hóa ngõ ra: a DC BA 00 01 11 10 00 X 01 11 10 0 X 0 X X X X   a  B.D C  A C  A  b DC BA 00 01 11 10 00 0 X 01 11 10 X 0 X X X X  b  CB  A  B  A  Ví dụ: Thiết kế mạch chuyển mã nhị phân bit sang mã Gray Vào Ra Vào Ra B3 B2 B1 B0 G3 G2 G1 G0 B3 B2 B1 B0 G3 G2 G1 G0 0 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 1 1 0 1 0 1 1 1 0 0 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 0 tín hiệu vào bit tín hiệu B3, B2, B1, B0 tín hiệu bit mã Gray G3, G2, G1, G0 Hàm ngõ sau rút gọn: Sơ đồ logic mạch chuyển mã nhị phân – Gray : Bài tập: Thiết kế mạch chuyển mã BCD8421 bit sang mã Quá Lưu ý: với tổ hợp từ 10 đến 15, trạng thái ngõ tùy định X .. .Chương 5: MẠCH LOGIC TỔ HỢP 5. 1 Khái niệm hệ tổ hợp 5. 2 Phân tích Phương pháp thiết kế 5. 3 Mạch hợp kênh (MUX)/phân kênh (DEMUX) 5. 4 Mạch số học (cộng, so sánh, kiểm tra chẵn lẽ) 5. 5 Mạch... hoá:kế mạch số: - Xác định biến Là đầubảng vào liệt kê giá trị - Tối thiểu số Sửbiến dụng loại cổng logic - Xác định hàm số ngõ rasố ngõ tương- Tối thiểucơ số số hạng để thiết kế mạch số hàm - Xác... 0,1,2,3,4,8,9,10,11,12,13,14, 15 b f A, B, C, D    0,1,2,3,8,9,10,12,14  d 4 ,5, 6,11, 15 c f A, B, C, D    0,1,2,3,4 ,5, 6,8,9,10,11,12,14, 15 d f A, B, C, D    1,2,4 ,5, 6,9,10,11, 15 .D3,7,8,12,13