Tài liệu môn kỹ thuật vi điều khiển

1 TỔNG QUAN BỘ VI ĐIỀU KHIỂN 8051 Vi điều khiển hệ vi xử lý Hệ vi xử lý = CPU + Bộ nhớ + Ghép nối I/O +… Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Cơng nghệ Đà Nẵng Vi điều khiển coi hệ vi xử lý chip caonam@gmail.com Sơ đồ khối chip AT89C51 Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com Sơ đồ chân chip AT89C51 Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com Sơ đồ chân chip AT89C51 31 D1 + C1 C2 104 VIN LM7805 GND U2 - VOUT J2 = 5VDC T (220V-9V) J1 10 AT89C51 • Vcc （ pin 40 （（ • Cung cấp nguồn cho chip • Vcc= +5V • GND （ pin 20 （（ ground 40 >1000uF Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng 20 21 caonam@gmail.com Sơ đồ chân chip AT89C51 • XTAL1 , XTAL2 （ pins 19,18 （ : mạch giao động C2 NC XTAL2 XTAL2 33pF C1 XTAL1 33pF GND Dao động XTAL1 GND • C1, C2= 30PF 10PF (33PF) • Crystal : 2MHz÷32MHz (11,0592MHz/ 12MHz) Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com Sơ đồ chân chip AT89C51 Vcc • Reset (Pin 9) • Mức cao phải tồn tối thiểu chu kỳ máy Register Reset Value PC 0000 ACC 0000 B 0000 PSW 0000 SP 0007 P0, P1, P2, P3 FFH/ 11111111B/ 255 DPTR 0000 31 + 10 uF EA/VPP RST 8.2 K RAM are all zero Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com Sơ đồ chân chip AT89C51 • /EA （ pin 31 （（ external access • • 8031, 8032 khơng có • /EA nối GND: chương trình lưu nhớ ngồi • /EA nối Vcc: chương trình lưu nhớ /PSEN （ pin 29 （（ program store enable • Dùng kết nối với nhớ ngồi (external ROM) • Nối với chân OE ROM • ALE （ pin 30 （（ address latch enable • Chân output tích cực mức cao • Chân ALE giải đa hợp địa liệu (nối chân G chốt 74LS373) Các xung tín hiệu ALE có tốc độ 1/6 lần tần số dao động chip dùng làm tín hiệu clock cho phần khác hệ thống Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com Chức chân I/O Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com Chức chân I/O 32 số 40 chân 8051 có cơng dụng xuất/nhập, nhiên 24 32 đường có mục đích (cơng dụng) - Port (chân 32 đến 39): Có cơng dụng: Port xuất/nhập bus liệu bus địa đa hợp (byte thấp bus địa chỉ) cho thiết kế có nhớ ngồi - Port (chân từ đến 8): Chỉ có cơng dụng xuất/nhập, để giao tiếp với thiết bị ngoại vi - Port (chân từ 21 đến 28): Có cơng dụng, làm nhiệm vụ xuất/nhập byte địa cao bus địa 16-bits cho thiết kế có nhớ ngồi Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com Chức chân I/O - Port 3(chân từ 10 đến 17): Port có hai tác dụng Nó làm nhiệm vụ cổng xuất nhập thông thường Khi không hoạt động xuất nhập, chân port có chức riêng Bit Tên Địa Chức P3.0 RxD B0H Chân nhận liệu Port nối tiếp P3.1 TxD B1H Chân phát liệu Port nối tiếp P3.2 /INT0 B2H Ngõ vào ngắt P3.3 /INT1 B3H Ngõ vào ngắt P3.4 T0 B4H Ngõ vào định thời/đếm P3.5 T1 B5H Ngõ vào định thời/đếm P3.6 /WR B6H Điều khiển ghi nhớ liệu P3.7 /RD B7H Điều khiển đọc nhớ liệu Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com Cấu trúc PORT -Internal bus: Bus nội, giao tiếp với CPU - P1.x latch: D Flip-Flop, lưu giữ giá trị chân Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com Sơ đồ mạch tối thiểu vcc GND Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng GND caonam@gmail.com Tổ chức nhớ • Bộ nhớ chương trình: ROM 4KB 0000H 0000H 8KB 4KB 0FFFH 1FFFH 89C51 Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Cơng nghệ Đà Nẵng 89C52 caonam@gmail.com • Bộ nhớ liệu: RAM – 128 Byte 7F 7E 7D 7C 7B 7A 79 78 … Byte address 7FH 2F 2E RAM đa mục đích 30H 2FH RAM định địa bit 20H 1FH 18H 17H 10H 0FH 08H 07H 00H Bank Bank Bank (Stack) Default Register Bank for R0-R7 R7 R6 R5 R4 1F 17 0F 07 1E 1D 1C 1B 1A 16 15 14 13 12 0E 0D 0C 0B 0A 06 05 04 03 02 19 11 09 01 … 18 10 08 00 20 R3 R2 Bit address R1 R0 Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com VÙNG NHỚ ĐẶC BIỆT- SFR Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com MỞ RỘNG BỘ NHỚ Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com MỞ RỘNG BỘ NHỚ - GHI DỮ LIỆU P0 Dữ liệu từ 89C51 A0-A7 A15-A0 CHÂN 30 IC NHỚ ALE P2 A8-A15 D7-D0 WR WR Chu kì ghi nhớ Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com MỞ RỘNG BỘ NHỚ - ĐỌC DỮ LIỆU P0 A0-A7 Dữ liệu từ IC nhớ A15-A0 CHÂN 30 IC NHỚ ALE P2 D7-D0 A8-A15 RD RD Chu kì đọc nhớ Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com MỞ RỘNG BỘ NHỚ - ROM NGOÀI - Vùng nhớ chương trình: 89C51 có khả quản lý vùng không gian nhớ lên đến 64Kb (do có 16 tín hiệu địa chỉ), được đánh địa chỉ từ (0000H-FFFFH), dùng để chứa mã lệnh (chương trình của người dùng), vùng nhớ này chỉ được sử dụng chân 31 của vi điều khiển được nối mass P0 A0-A7 Mã lệnh A15-A0 CHÂN 30 IC NHỚ ALE P2 D7-D0 A8-A15 RD PSEN RD Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng caonam@gmail.com .. .Vi điều khiển hệ vi xử lý Hệ vi xử lý = CPU + Bộ nhớ + Ghép nối I/O +… Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà Nẵng Vi điều khiển coi hệ vi xử lý chip caonam@gmail.com... Ngõ vào định thời/đếm P3.5 T1 B5H Ngõ vào định thời/đếm P3.6 /WR B6H Điều khiển ghi nhớ liệu P3.7 /RD B7H Điều khiển đọc nhớ liệu Cao Nguyễn Khoa Nam - Khoa Điện - Trường Cao đẳng Công nghệ Đà... xuất nhập, chân port có chức riêng Bit Tên Địa Chức P3.0 RxD B0H Chân nhận liệu Port nối tiếp P3.1 TxD B1H Chân phát liệu Port nối tiếp P3.2 /INT0 B2H Ngõ vào ngắt P3.3 /INT1 B3H Ngõ vào ngắt