Ứng dụng công nghệ FPGA để xác định vị trí sự cố trên đường dây truyền tải

Bài viết này đi vào nghiên cứu công nghệ FPGA để phát và thu nhận tín hiệu phản hồi vào đầu đường dây truyền tải, căn cứ vào phân tích thời điểm của tín hiệu phản hồi để xác định vị trí sự cố trên đường dây.

ISSN: 1859-2171 e-ISSN: 2615-9562 TNU Journal of Science and Technology 208(15): 71 - 76 ỨNG DỤNG CÔNG NGHỆ FPGA ĐỂ XÁC ĐỊNH VỊ TRÍ SỰ CỐ TRÊN ĐƯỜNG DÂY TRUYỀN TẢI Dương Hòa An1*, Nguyễn Thị Thanh Thủy1, Trần Hồi Linh2 Trường Đại học Kỹ thuật Công ngghiệp – ĐH Thái Nguyên Trường Đại học Bách Khoa Hà Nội TÓM TẮT Sự cố đường dây truyền tải điện xảy thời điểm nào, vị trí nhiều lý gây nên Quá trình nhận dạng, phát hiện, cách ly xác định xác vị trí cố nhanh có lợi, giúp cho việc khơi phục lại chế độ làm việc bình thường hệ thống điện, giảm thiệt hại kinh tế nâng cao độ tin cậy cung cấp điện cho hộ tiêu thụ Phương pháp phân tích sóng phản hồi chủ động miền thời gian (TDR - Time Domain Reflectometry) dựa việc thu thập xử lý sóng phản hồi ta chủ động phát tín hiệu vào đầu đường dây bị cố Bài báo vào nghiên cứu công nghệ FPGA để phát thu nhận tín hiệu phản hồi vào đầu đường dây truyền tải, vào phân tích thời điểm tín hiệu phản hồi để xác định vị trí cố đường dây Từ khóa: Định vị cố;Field-Programmable Gate Array (FPGA);Ngôn ngữ mô tả phần cứng (VHDL);time domain reflectometry (TDR) Ngày nhận bài: 28/8/2019; Ngày hoàn thiện: 09/10/2019; Ngày đăng: 22/10/2019 APPLICATION OF FPGA TO ESTIMATE THE FAULT LOCATIONS ON TRANSMISSION LINES Dương Hòa An1*, Nguyen Thi Thanh Thuy1, Tran Hoai Linh2 University of Technology – TNU, Hanoi University of Science and Technology ABSTRACT The faults can happen to transmission lines at anytime, anywhere and are caused by different reasons An accurate and fast solution to detect, locate and isolate the faults will reduce the economic losse improve the quality of the power systems’ performance The time domain reflectometry (TDR) method bases on the analysis of reflected waveforms on the transmission lines to detect the faults This paper presented FPGA technology to send and record the reflected signal on transmission lines Experimentals result show that is good quality to detect the fault location on the transmission line Keywords: fault location, Field-Programmable Gate Array (FPGA), VHSIC Hardware Description Language (VHDL), time domain reflectometry (TDR) Received: 28/8/2019; Revised: 09/10/2019; Published: 22/10/2019 * Corresponding author Email: duonghoaantnut@gmail.com http://jst.tnu.edu.vn; Email: jst@tnu.edu.vn 71 Dương Hòa An Đtg Tạp chí KHOA HỌC & CÔNG NGHỆ ĐHTN Giới thiệu Hệ thống điện hệ thống phức tạp cấu trúc vận hành, xảy cố phần tử hệ thống ảnh hưởng đến độ tin cậy cung cấp điện, chất lượng điện gây thiệt hại lớn kinh tế [1,2] Vì vậy, việc xác định khắc phục nhanh cố đường dây truyền tải điện, qua giảm bớt thiệt hại kinh tế nâng cao độ tin cậy chất lượng điện cung cấp cho hộ tiêu thụ cần thiết Ngun lý phương pháp phân tích sóng phản hồi chủ động (TDR - Time Domain Reflectometry) sử dụng mạch phát tín hiệu chuẩn (có thể xung vng, tín hiệu chirp [3,4], ) vào đầu đường dây truyền tải điện sau đường dây xảy cố phần tử bảo vệ tác động cắt nguồn phát điện sở lên đường dây [5] Theo [5] nhóm tác giả trình bày phương pháp TDR mơ mơ hình mơ Matlab - Simulink Do tốc độ truyền sóng đường truyền tải nhanh phải phải phát xung ngắn thu có tốc độ cao Để tiến hành thực nghiệm báo trình bày cơng nghệ FPGA để phát thu tín hiệu phản hồi từ đầu đường dây truyền tải Mơ hình sóng điện từ lan truyền đường dây dài Để khảo sát mơ hình sóng điện từ lan truyền có xung phát vào đầu đường dây, ta giả sử thời điểm t=0 ta đóng vào đầu đường dây tín hiệu điện áp Vinc(t) Khi có lượng truyền vào, khơng gian dọc đường dây hình thành trường điện từ biến thiên Sóng điện từ lan truyền từ đầu đường dây tới cuối đường dây gặp điểm phân nhánh, cố gặp điểm cuối đường dây, phần lượng sóng phản hồi ngược trở lại thành sóng lan truyền ngược, phần lại khúc xạ vào tải vào đường dây phía sau điểm phân nhánh cố Theo [6, 72 208(15): 71 - 76 7, 8] đường dây có tổng trở sóng Z0 tải cuối đường dây Z2 hệ số khúc xạ  phản xạ  tính theo:  Vref Z  Z 2Z    Vinc Z  Z Z0  Z (1) Vref – biên độ sóng phản xạ, Vinc – biên độ sóng tới Nếu đường dây khơng có cố thời gian từ lúc bắt đầu đóng nguồn vào đường dây có sóng phản hồi là: t  t2  tl  2l v (2) Sóng lan truyền gặp điểm cố đường dây Khi sóng tới chạy từ đầu đường dây đến vị trí cố xuất thành phần phản xạ quay lại đầu đường dây Nếu đường dây khơng bị đứt có sóng khúc xạ tới cuối đường dây lại phản xạ ngược trở lại Trong báo này, ta tạm xét trường hợp cố ngắn mạch trở với điện trở cố Rfault Khi ta có hệ số phản xạ vị trí cố: 1  Z0  Z0 Z0  Z0 (3) với Z 0  R fault Z Khi thành phần phản xạ quay lại đầu đường dây với độ lớn Vref  1Vinc   Z0 Vinc R fault  Z0 (4) thành phần khúc xạ vào phần đường dây phía sau với độ lớn tăng 1   1 lần: (5) Vinc  (1  1 )Vinc Thành phần khúc xạ lan truyền tới cuối đường dây, đập vào tải cuối đường dây tạo thành sóng phản xạ với hệ số phản xạ: 2  Zt  Z0 Zt  Z0 (6) Công nghệ FPGA ứng dụng xác định vị trí cố 3.1 Cơng nghệ FPGA ứng dụng mạch tốc độ cao Để kiểm nghiệm lại kết nghiên cứu lý thuyết mô [5], tiến hành thực nghiệm để kiểm chứng mô hình Bước đầu báo tiến hành thực nghiệm với đường dây http://jst.tnu.edu.vn; Email: jst@tnu.edu.vn Dương Hòa An Đtg Tạp chí KHOA HỌC & CƠNG NGHỆ ĐHTN khoảng cách nhỏ khoảng 300 m Do có điều kiện thử với đường dây ngắn nên thời gian phản hồi nhanh Nên thiết bị sử dụng công nghệ FPGA mạch nhúng gồm thiết bị chính: - Thiết bị phát tín hiệu xung điện áp vào đầu đường dây (dạng xung vuông) để tạo sóng lan truyền vào đường dây Với khoảng cách thử nghiệm phòng thí nghiệm khoảng 300m, thời gian sóng lan truyền xấp xỉ 1 (thời gian sóng phản xạ xấp xỉ ( 2 ) Sử dụng mạch FPGA với đồng hồ trung tâm 250MHz để tạo mạch giao động với độ nhạy cao, có khả tạo xung đầu nhỏ tới 100ns để đảm bảo yêu cầu - Để thu tín hiệu phản hồi với độ phân giải đủ lớn cho thuật tốn phân tích tín hiệu, báo cáo thiết kế chế tạo thiết bị thu tín hiệu đầu đường dây, sử dụng biến đổi ADC (Analog-to-Digital Converter ) tần số cao (lên tới 50MHz, mở rộng lên 250MHz), điều khiển mạch FPGA có tần số giao động 3.2 Ngôn ngữ mô tả mô tả phần cứng Verilog cơng cụ lập trình ISE Để lập trình cho chip FPGA báo cáo sử dụng cơng cụ lập trình ISE (Interrative Softwave Engineering) Hệ thống phần mềm ISE Xilinx mơi trường thiết kế tích hợp bao gồm thiết kế chương trình, mơ thực thiết kế thiết bị FPGA ISE tham gia vào việc điều khiển giai đoạn quy trình thiết kế Thơng qua giao diện ISE, người dùng can thiệp vào thiết kế sử dụng công cụ thực thiết kế Ngồi người dùng can thiệp vào file hay tài liệu có liên quan đến project thiết kế 208(15): 71 - 76 Các chương trình nạp vào FPGA viết ngơn ngữ lập trình Verilog, Verilog ngơn ngữ mơ tả phần cứng (Hardware Description Language) [9] sử dụng việc thiết kế hệ thống số, IC số (Mạch tích hợp) Chương trình nạp vào chip FPGA viết ngơn ngữ Verilog bao gồm: - Chương trình - Chương trình tạo tín hiệu vng - Chương trình nhận tín hiệu phản hồi - Chương trình giao tiếp FPGA với máy tính thơng qua cổng RS232 3.3 Sơ đồ nguyên lý mạch thu phát TDR sử dụng FPGA Chương trình thiết kế mơ tả phần cứng Verilog nạp vào chip FPGA phát xung tín hiệu thơng qua modul DAC (Digital to Analog Converter) tín hiệu từ dạng số chuyển thành tín hiệu tương tự sau thơng qua khuếch đại gửi vào đường dây truyền tải Tín hiệu phản hồi từ đường dây truyền tải đầu đường dây thông qua modul ADC chuyển đổi thành tín hiệu số gửi vào FPGA Tín hiệu từ FPGA chuyển đến máy tính thơng qua cổng kết nối RS232 với sơ đồ hình hình ADC Nguồn cấp K FPGA PC Dây dẫn DCA RS232 Hình Sơ đồ cấu tạo thiết bị phát xung nhận dạng cố đường dây truyền tải Với sơ đồ cấu tạo hình hình thiết kế sơ đồ cấu trúc phần cứng hình hình +5VDC LDO 3.3V 2.5V 1.8V 1.2V LCD ADC FPGA XC3S500E DAC PA ~ Hình Giao diện phần mềm ISE http://jst.tnu.edu.vn; Email: jst@tnu.edu.vn Hình Sơ đồ cấu trúc tổng thể phần cứng 73 Dương Hòa An Đtg Tạp chí KHOA HỌC & CƠNG NGHỆ ĐHTN Sơ đồ cấu trúc phần cứng thiết bị gồm có: nguồn cấp, hình LCD hiển thị kết đo, mạch tạo xử lý tín hiệu IC khả trình FPGA XC3S500E tốc độ cao Xilinx có thơng số [10], biến đổi ADC 14 bit 250Msps, biến đổi DAC 14 bit 250Msps, mạch điều khiển mạch khuếch đại công suất 208(15): 71 - 76 Hình Modul biến đổi số tương tự ADC Bộ biến đổi ADC Đặc tính kỹ thuật: Bộ biến đổi ADC - Phát tín hiệu dạng chùm nhiều xung tần số 25MHz, chu kỳ lặp 10kHz Trong sơ đồ sử dụng biến đổi 14 bit ADC hãng Texas Instruments ký hiệu ADS4149 có tốc độ lấy mẫu 250Mhz Trong nguồn cấp 1,8V Tín hiệu tương tự đầu vào INP INM điện áp phải dao động dải xung quang 0.95V Tín hiệu số đầu 14 bit (ADC từ D0-D13) - Phát tín hiệu dạng xung đơn độ rộng xung: 50ns ÷ 1ms - Cơng suất phát: 1W - Trở kháng đầu ra: 12 Ω - 2000 Ω - Tốc độ lấy mẫu 250Msps Trên hình hình ảnh Board phần vi xử lý trung tâm Qui tắc hoạt động hệ thống nhúng nói chung chương trình từ flash copy vào RAM, có nghĩa RAM vừa nhớ chương trình, vừa nhớ liệu Khi chương trình lớn RAM lớn nhờ Flash phải lớn Nguyên tắc trường hợp FPGA Hình Modul biến đổi tương tự số ADC Bộ biến đổi số sang tương tự DAC Trong mạch thực nghiệm sử dụng biến đổi 14 bit DAC hãng Texas Instruments ký hiệu DAC5672 Có cổng vào số DA[13:0] DB[13:0], cổng tương tự IoutBT1 IoutBT2 Hình Sơ đồ mạch in khối xử lý - Tốc độ lấy mẫu 250Mhz Kết đạt được: - Nguồn cấp số cho DAC: UDVDD –3.0 V - 3.6 V, IDVDD: 25→ 38 mA Trong báo sử dụng ngôn ngữ mô tả phần cứng VHDL để xây dựng chương trình phát xung nhận tín hiệu phản hồi đầu đường dây truyền tải điện - Nguồn cấp tương tự cho ADC: UAVDD - 3.0 V - 3.6 V, IAVDD: 75→90 mA - Dải nguồn cấp cho DA[13:0 ] DB[13:0] -0.5 V→+0.5V - Tín hiệu tương tự đầu ra: dòng điện 2-20 mA, điện áp 1.14 - 1.26V (tiêu chuẩn 1,2V) 74 Sơ đồ cấu trúc phần cứng điều kiện phòng thí nghiệm thử nghiệm kết với trường hợp hở mạch ngắn mạch với đường dây 100 m 200 m Các kết hình 7, hình 8, hình hình 10 Bảng http://jst.tnu.edu.vn; Email: jst@tnu.edu.vn Dương Hòa An Đtg Tạp chí KHOA HỌC & CƠNG NGHỆ ĐHTN Hình Tín hiệu phản hồi đo đầu đường dây hở mạch 100 m (vị trí ước lượng 100,13 m) 208(15): 71 - 76 mẫu tín hiệu với tần số lên tới 50MHz (có thể mở rộng tới 250MHz) Sử dụng ngôn ngữ mô tả phần cứng Verlog để viết chương trình cho mạch tốc độ cao phân rã toán lớn thành toán nhỏ chạy song song với chế đồng tốt để kiểm soát việc trao đổi liệu khối ta làm tốn có khối lượng tính tốn lớn Vì lí cho thấy ứng dụng FPGA để chế tạo mạch thử nghiệm xác Bảng Bảng kết xác định vị trí cố thực nghiệm FPGA Lfault (m) 100 200 Hình Tín hiệu phản hồi đo đầu đường dây ngắn mạch 100 m (Vị trí ước lượng 100,65 m) Hình Tín hiệu phản hồi đo đầu đường dây hở mạch 200 m (vị trí ước lượng 200,26 m) Dạng cố Hở mạch Ngắn mạch Hở mạch Ngắn mạch L (m) 100,13 100,65 200,26 200,52 Sai số (m) 0,13 0,65 0,26 0,52 Kết luận hướng phát triển Bài báo trình bày giải pháp ứng dụng công nghệ FPGA để phát xung chủ động vào đầu đường dây truyền tải Dựa phân sở phát thời điểm sóng phản hồi để xác định vị trí cố đường dây truyền tải Từ thử nghiệm mô hình thực nghiệm cho thấy dạng sóng tới sóng phản xạ đường dây Giải pháp sử dụng phân tích thời điểm sóng phản hồi cho phép xác định xác thời điểm trở đầu đường dây sóng phản xạ sở xác định vị trí cố hình dạng sóng phản xạ Hiện nghiên cứu thử nghiệm làm mạch công suất nhỏ nên thử nghiệm với khoảng cách ngắn Hướng phát triển mạch công suất lớn, mạch cách ly để làm việc đường dây vận hành Hình 10 Tín hiệu phản hồi đo đầu đường dây ngắn mạch 200m (Vị trí ước lượng 200,52m) Các kết thử nghiệm Bảng cho thấy sai số thử nghiệm xấp xỉ 0,5m đáp ứng yêu cầu đặt Các kết có lý sử dụng phương pháp ghép nối mạch FPGA với mạch ADC tần số cao để lấy http://jst.tnu.edu.vn; Email: jst@tnu.edu.vn TÀI LIỆU THAM KHẢO [1] Trần Đình Long, Bảo vệ hệ thống điện, Nxb Khoa học Kỹ thuật, Hà Nội, 2000 [2] Trần Bách, Lưới điện Hệ thống điện tập & 2, Nxb Khoa học Kỹ thuật, Hà Nội, 2004 [3] N G Paulter, “An assessment on the accuracy of time-domain reflectometry for measuring the characteristic impedance of transmission line”, IEEE Transactions on Instrumentation and Measurement, vol 50, pp.1381-1388, 2001 75 Dương Hòa An Đtg Tạp chí KHOA HỌC & CÔNG NGHỆ ĐHTN [4] H Yamada, M Ohmiya, Y Ogawa, K Itoh, “Super resolution techniques for time-domain measurements with a network analyzer”, IEEE Trans Antennas Propag, Vol 39, pp 177 –183, 1991 [5] An Duong Hoa, Linh Tran Hoai, “Fault detection on the transmission lines using the time domain reflectometry method basing on the analysis of reflected waveform”, IEEE International Conference on Sustainable Energy Technologies (ICSET), pp 223-227, 2016 [6] Trần Văn Tớp, Kỹ thuật cao áp, Nxb Khoa học Kỹ thuật, Hà Nội, 2007 76 208(15): 71 - 76 [7] Lại Khắc Lãi, Cơ sở lý thuyết mạch tập 2, Nxb Đại học Thái Nguyên, 2009 [8] Nguyễn Bình Thành, Giáo trình Cơ sở kỹ thuật điện tâp 1&,2, Nxb Đại học Bách Khoa Hà Nội, 1978 [9] Tống Văn On, Thiết Kế Mạch Số Với VHDL Và Verilog - Tập tập 2, Nxb Lao động - Xã hội, 2007 [10] Sourceweb, ttp://www.digikey.com/productdetail/en/xilinx-inc/XC3S500E, truy cập 8/2019 http://jst.tnu.edu.vn; Email: jst@tnu.edu.vn ... trình bày giải pháp ứng dụng công nghệ FPGA để phát xung chủ động vào đầu đường dây truyền tải Dựa phân sở phát thời điểm sóng phản hồi để xác định vị trí cố đường dây truyền tải Từ thử nghiệm... Z0 (6) Cơng nghệ FPGA ứng dụng xác định vị trí cố 3.1 Công nghệ FPGA ứng dụng mạch tốc độ cao Để kiểm nghiệm lại kết nghiên cứu lý thuyết mô [5], tiến hành thực nghiệm để kiểm chứng mơ hình Bước... cho thấy ứng dụng FPGA để chế tạo mạch thử nghiệm xác Bảng Bảng kết xác định vị trí cố thực nghiệm FPGA Lfault (m) 100 200 Hình Tín hiệu phản hồi đo đầu đường dây ngắn mạch 100 m (Vị trí ước lượng