Bài giảng ĐIện tử số chương 4

Chương – Mạch dãy CHƯƠNG 4: MẠCH DÃY Trong chương trước, khảo sát loại mạch tổ hợp, mạch mà ngã phụ thuộc vào biến ngã vào mà khơng phụ thuộc vào trạng thái trước mạch Nói cách khác, loại mạch khơng có khả nhớ, chức quan trọng hệ thống logic Chương bàn loại mạch thứ hai: mạch - Mạch mạch có trạng thái ngã khơng phụ thuộc vào tổ hợp ngã vào mà phụ thuộc trạng thái ngã trước Ta nói mạch có tính nhớ Ngã Q+ mạch hàm logic biến ngã vào A, B, C ngã Q trước Q+ = f(Q,A,B,C ) - Mạch vận hành tác động xung đồng hồ chia làm loại: Đồng Không đồng Ở mạch đồng bộ, phần tử mạch chịu tác động đồng thời xung đồng hồ (CK) mạch khơng đồng khơng có điều kiện Phần tử cấu thành mạch flipflop 4.1 MẠCH ĐẾM Lợi dụng tính đảo trạng thái FF JK J=K=1, người ta thực mạch đếm Chức mạch đếm đếm số xung C K đưa vào ngã vào thể số trạng thái có ngã Nếu xét khía cạnh tần số tín hiệu mạch đếm có chức chia tần, nghĩa tần số tín hiệu ngã kết phép chia tần số tín hiệu CK ngã vào cho số đếm mạch Ta có loại: mạch đếm đồng bộ, khơng đồng đếm vòng 4.1.1 Mạch đếm đồng Trong mạch đếm đồng FF chịu tác động đồng thời xung đếm CK 4.1.1.1 Mạch đếm đồng n tầng, đếm lên Để thiết kế mạch đếm đồng n tầng (lấy thí dụ n=4), trước tiên lập bảng trạng thái, quan sát bảng trạng thái suy cách mắc ngã vào JK FF cho mạch giao hoán tạo ngã bảng lập Giả sử ta dùng FF tác động cạnh xuống xung C K (Thật ra, kết thiết kế không phụ thuộc vào chiều tác động xung CK, nhiên điều phải thể mạch nên ta cần lưu ý) Với FF mạch đếm 4=16 trạng thái số đếm từ đến 15 Ta có bảng trạng thái: Ck Xóa 1 QD 0 QC 0 QB 0 QA Số đếm 1 Chương – Mạch dãy 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 0 0 1 0 1  1 1 0 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 10 11 12 13 14 15 Bảng 4.1 Nhận thấy: - FF A đổi trạng thái sau xung CK, vậy: TA = JA = KA = - FF B đổi trạng thái trước QA = 1, TB = JB = KB = QA - FF C đổi trạng thái trước QA = QB = 1, vậy: TC = JC = KC = QA.QB - FF D đổi trạng thái trước QA=QB=QC=1, vậy: TD = JD = KD = QA.QB.QC = TC.QC Ta kết (H 4.2) (H 4.2) 4.3.1.2 Mạch đếm đồng n tầng, đếm xuống Bảng trạng thái: Chương – Mạch dãy Ck Xóa 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 QD 0 1 1 1 1 0 0 0 0 QC 0 1 1 0 0 1 1 0 0 QB 0 1 0 1 0 1 0 1 0 QA 1 1 1 1 Số đếm 15 14 13 12 11 10 Bảng 4.3 Nhận thấy: - FF A đổi trạng thái sau xung CK, vậy: TA = JA = KA = - FF B đổi trạng thái trước QA = 0, vậy: TB = JB = KB = Q A - FF C đổi trạng thái trước QA=QB=0, vậy: TC = JC = KC = Q A QB - FF D đổi trạng thái trước QA = QB = QC= 0, vậy: TD = JD = KD = Q A Q B Q C = TC QC Ta kết (H 4.4) (H 4.4) 4.1.1.3 Mạch đếm đồng n tầng, đếm lên/ xuống Chương – Mạch dãy Để có mạch đếm n tầng, đếm lên xuống ta dùng đa hợp 21 có ngã vào điều khiển C để chọn Q Q đưa vào tầng sau qua cổng AND Trong mạch (H 4.5) C=1 mạch đếm lên C=0 mạch đếm xuống (H 4.5) 4.1.1.4 Tần số hoạt động lớn mạch đếm đồng n tầng: Trong mạch ta cần cổng AND Trong trường hợp tổng quát cho n tầng, số cổng AND (n-2) thời gian tối thiểu để tín hiệu truyền qua mạch là: Tmin = TPFF + TP.AND(n-2) Tần số cực đại xác định bởi: fmax  1  Tmin t PFF  (n  2)TPAND Để gia tăng tần số làm việc mạch, thay dùng cổng AND ngo vào ta phải dùng cổng AND nhiều ngã vào mắc theo kiểu: TA = JA = KA = TB = JB = KB = QA TC = JC = KC = QA.QB TD = JD = KD = QA.QB.QC Như tần số làm việc không phụ thuộc vào n bằng: fmax  TPFF  TPAND 4.3.1.5 Mạch đếm đồng Modulo - N (N  2n) Để thiết kế mạch đếm modulo - N, trước ta phải chọn số tầng Số tầng n phải thỏa điều kiện: 2n-1 < N < 2n Thí dụ thiết kế mạch đếm 10 (N = 10) 24-1 < 10 < 24 Vậy số tầng Có nhiều phương pháp thiết kế mạch đếm đồng modulo-N Sau ta khảo sát hai phương pháp : dùng hàm Chuyển va MARCUS  Phương pháp dùng hàm Chuyển (Transfer function) Hàm Chuyển hàm cho thấy có thay đổi trạng thái FF Mỗi loại FF có hàm Chuyển riêng Chương – Mạch dãy Hàm Chuyển định nghĩa sau: hàm có trị có thay đổi trạng thái FF (Q+  Q) trị trạng thái FF không đổi (Q+ = Q) Chúng ta thiết kế mạch đếm dùng FF JK ta xác định hàm Chuyển loại FF Bảng trạng thái FF JK CK J K Q Q+ H 0 0  0 1  0  1  0 1  1  1 1  1 1  Dùng Bảng Karnaugh ta suy biểu thức H: H  J Q  KQ Để thiết kế mạch đếm cụ thể ta xác định hàm H cho FF mạch, so sánh với biểu thức hàm H suy J, K FF Dưới thí dụ Thiết kế mạch đếm 10 đồng dùng FF JK Bảng trạng thái mạch đếm 10 giá trị hàm H tương ứng: CK 1 2 3 4 5 6 7 8 9 10 QD QC QB QA QD QC QB QA HD HC HB HA 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0 1 1 + + + + 0 0 0 1 0 0 1 1 0 0 1 0 1 0 1 1 0 0 0 0 1 0 0 0 1 1 0 1 1 1 1 1 Từ bảng 4.17, ta thấy: H A 1 Q A  Q A  J A K A 1 Để xác định HB, HC HD ta phải vẽ bảng Karnaugh Chương – Mạch dãy H B QDQA QB  QDQA QB H C  Q B Q A Q C  Q BQ A Q C H D  Q C Q B Q A Q D  Q A Q D  J B K B  QDQA  J C  K C  Q BQ A  J D  Q C Q BQ A , K D  Q A (H 4.19) Ghi chú: Trong kết hàm H ta muốn có chứa Q Q tương ứng để suy trị J K nên ta chia bảng Karnaugh làm phần chứa Q Q nhóm riêng phần Từ kết này, ta vẽ mạch (H 4.6) (H 4.6) Bây ta kiểm tra xem lý đó, số đếm rơi vào trạng thái không sử dụng (tương ứng với số từ 10 đến 15) có xung đồng hồ trạng thái ? Mạch có quay để đếm tiếp ? Áp dụng hàm chuyển có được, ứng với trạng thái Q FF tổ hợp không sử dụng, ta tìm trị H tương ứng suy Q +, ta bảng kết sau: CK       QD QC QB QA HD HC HB HA QD QC QB QA 1 1 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 + + + + 1 0 1 1 1 0 1 1 Từ bảng kết ta có kết luận: - Khi ngã rơi vào trạng thái 10 10 (1010), nhảy tiếp vào trạng thái 1110 (1011) sau nhảy 610 (0110) (Dòng 2) Chương – Mạch dãy - Khi ngã rơi vào trạng thái 1210 (1100), nhảy tiếp vào trạng thái 1310 (11 01) sau nhảy 410 (0100) (Dòng 4) - Khi ngã rơi vào trạng thái 14 10 (1110), nhảy tiếp vào trạng thái 1510 (1111) sau nhảy 210 (0010) (Dòng 6) Tóm lại, có cố xảy làm cho số đếm rơi vào trạng thái khơng sử dụng sau số đếm tự động quay số đếm từ đến tiếp tục đếm bình thường  Phương pháp MARCUS Phương pháp MARCUS cho phép xác định biểu thức J K dựa vào thay đổi Q+ so với Q Từ bảng trạng thái FF JK (Bảng 5.7) ta viết lại Q 0 1 Q+ 1 J x x K x x Để thiết kế mạch, ta so sánh Q+ Q để có bảng thật cho J, K FF, sau xác định J K Thí dụ thiết kế lại mạch đếm 10 phương pháp MARCUS Bảng thật cho J, K FF CK QD QC QB QA 0 1 0 2 0 3 0 1 4 0 5 1 6 1 7 1 8 0 0 9 0 10 JD 0 0 0 x x KD x x x x x x x x JC 0 x x x x 0 KC x x x x 0 x x JB x x x x 0 KB x x x x x x JA x x x x x KA x x x x x Ghi chú: Trong bảng 5.20, khơng có cột cho Q +, nhiên ta thấy dòng bên Q + dòng bên trên, kết có từ so sánh dòng dòng Ta thấy JA = KA = Dùng bảng Karnaugh để xác định hàm lại Chương – Mạch dãy Nhận thấy FF B C xác định chung cho J K (cùng vị trí x), FF D xác định J K riêng J B K B Q D Q A JC=KC=QB.QA JD=QC.QB.QA KD=QA (H 4.7) Ta lại kết Trên thị trường có nhiều IC đếm: - bit BCD: 74160, 74162, 74190, 74192, 4192, 4510, 4518 - bit nhị phân: 74161, 74163, 74191, 74193, 4193, 4516, 4520 - bit nhị phân: 74269, 74579, 74779 4.1.2 Mạch đếm không đồng Là mạch đếm mà FF không chịu tác động đồng thời xung CK Khi thiết kế mạch đếm không đồng ta phải quan tâm tới chiều tác động xung đồng hồ CK 4.1.2.1 Mạch đếm không đồng bộ, n tầng, đếm lên (n=4): Từ bảng trạng thái 5.14 mạch đếm bit, ta thấy dùng FF JK tác động cạnh xuống xung đồng hồ lấy ngã tầng trước làm xung đồng hồ CK cho tầng sau, với điều kiện ngã vào JK FF đưa lên mức cao Ta mạch đếm khơng đồng bộ, bít, đếm lên (H 4.8) (H 4.8) (H 4.9) dạng tín hiệu xung CK ngã FF Chương – Mạch dãy (H 4.9) Tổ hợp số tạo ngã FF D, C, B, A số nhị phân từ đến 15 4.1.2.2 Mạch đếm không đồng bộ, n tầng, đếm xuống (n=4): Để có mạch đếm xuống ta nối Q (thay Q) tầng trước vào ngã vào CK tầng sau (H 5.24) mạch đếm xuống tầng Dạng sóng ngã FF số đếm tương ứng cho (H 5.25) (H 4.10) (H 4.11) Quan sát tín hiệu Flipflop ta thấy sau FF tần số tín hiệu giảm nửa, nghĩa là: fQ A  fCK Chương – Mạch dãy fQ C fQ D fQ A fCK fCK  22 fQ f f  A  CK3  CK fQ A fCK fCK    16 fQ B   Như xét khía cạnh tần số, ta gọi mạch đếm mạch chia tần 4.1.2.3 Mạch đếm không đồng bộ, n tầng, đếm lên, xuống (n=4): Để có mạch đếm lên đếm xuống người ta dùng mạch đa hợp 21 với ngã vào điều khiển C chung để chọn Q Q tầng trước nối vào CK tầng sau tùy theo yêu cầu cách đếm Trong (H 4.12) , C =1, Q nối vào C K , mạch đếm lên C = 0, Q nối vào CK , mạch đếm xuống c = : đếm xuống (H 4.12) c = : đếm lên Trên thực tế , để đơn giản, ta thay đa hợp 21 cổng EXOR, ngã điều khiển C nối vào ngã vào cổng EX-OR, ngo vào lại nối với ngo Q FF ngã cổng EX-OR nối vào ngã vào C K FF sau, mạch đếm lên/xuống tùy vào C=0 hay C=1 c = : đếm xuống c = : đếm lên (H 44.13) 4.1.2.4 Mạch đếm không đồng modulo - N (N=10)  Kiểu Reset: 10 Chương – Mạch dãy nhớ có mạch giải mã mạch có số ngã vào 1/2 số đường địa nhớ 4.2.1.1 ROM mặt nạ (Mask Programmed ROM, MROM) Đây loại ROM chế tạo để thực công việc cụ thể bảng tính, bảng lượng giác , bảng logarit sau xuất xưởng Nói cách khác, tế bào nhớ ma trận nhớ tạo theo chương trình xác định trước phương pháp mặt nạ: đưa vào linh kiện điện tử nối từ đường từ qua đường bít để tạo giá trị bit để trống cho giá trị bit ngược lại Nếu tế bào nhớ Diod BJT diện linh kiện tương ứng với bit (lúc đường từ lên cao, Transsisstor diod dẫn, dòng điện qua điện trở tạo điện cao hai đầu điện trở) vị trí nhớ trống tương ứng với bit Đối với loại linh kiện MOSFET ngược lại, nghĩa diện linh kiện tương ứng với bit vị trí nhớ trống tương ứng với bit (muốn có kết loại BJT thêm ngã cổng đảo) Hình sau thí dụ nhớ MROM có dung lượng 16x1 với mạch giải mã hàng cột (các mạch giải mã đường sang đường hàng cột dùng Transistor MOS có cấu trúc) 19 Chương – Mạch dãy Trong thực tế, để đơn giản cho việc thực hiện, vị trí nhớ người ta cho vào transistor MOS Nhưng vị trí ứng với bit transistor MOS chế tạo với lớp SiO dầy làm tăng điện ngưỡng lên, kết transistor MOS luôn không dẫn điện Các transistor khác dẫn điện bình thường 4.2.1.2 ROM lập trình (Programmable ROM, PROM) Có cấu tạo giống MROM vị trí nhớ có linh kiện nối với cầu chì Như xuất xưởng ROM chứa loại bit (gọi ROM trắng), lúc sử dụng người lập trình thay đổi bit mong muốn cách phá vỡ cầu chì vị trí tương ứng với bit Một cầu chì bị phá vỡ khơng thể nối lại loại ROM cho phép lập trình lần để sử dụng, bị lỗi sửa chữa 20 Chương – Mạch dãy Người ta dùng diod mắc ngược chiều nhau, mạch không dẫn điện, để tạo bit 0, lập trình diod bị phá hỏng tạo mạch nối tắt, diod lại dẫn điện cho bit 4.2.1.3 ROM lập trình được, xóa tia U.V (Ultra Violet Erasable Programmable ROM, U.V EPROM) Đây loại ROM tiện cho người sử dụng dùng nhiều lần cách xóa nạp lại Cấu tạo tế bào nhớ U.V EPROM dựa vào transistor MOS có cấu tạo đặc biệt gọi FAMOS (Floating Gate Avalanche Injection MOS) Trên chất bán dẫn N pha loãng, tạo vùng P pha đậm (P +) nối cho cực S (Source) D (Drain) Trong lớp cách điện SiO cực người ta cho vào thỏi Silicon khơng nối với bên ngồi gọi cổng Khi nguồn VDD, phân cực ngược cực Drain nhỏ, transistor khơng dẫn, tăng VDD đủ lớn, tượng thác đổ (avalanche) xảy ra, electron đủ lượng chui qua lớp cách điện tới bám vào cổng Do tượng cảm ứng, điện lộ P hình thành nối hai vùng bán dẫn P + , transistor trở nên dẫn điện Khi cắt nguồn, transistor tiếp tục dẫn điện electron khơng thể trở để tái hợp với lỗ trống Để xóa EPROM, người ta chiếu tia U.V vào tế bào khoảng thời gian xác định để electron cổng nhận đủ lượng vượt qua lớp cách điện trở vùng tái hợp với lỗ trống xóa điện lộ P transistor trở trạng thái không dẫn ban đầu 21 Chương – Mạch dãy Mỗi tế bào nhớ EPROM gồm transistor FAMOS nối tiếp với transistor MOS khác mà ta gọi transistor chọn, vai trò FAMOS giống cầu chì phục hồi Để loại bỏ transistor chọn người ta dùng transistor SAMOS (Stacked Gate Avalanche Injection MOS) có cấu tạo tương tự transistor MOS có đến cổng nằm chồng lên nhau, nối cực Gate để Khi cổng tích điện làm gia tăng điện thềm khiến transistor trở nên khó dẫn điện Như ta chọn điện Vc khoảng VT1 VT2 giá trị điện thềm tương ứng với trạng thái transistor (VT 1