đề cương và đáp án môn kỹ thuật vi xử lý chuyên ngành mạng... : Những đặc điểm cấu trúc của bộ vi xử lý (Công suất, độ dài từ, khả năng đánh địa chỉ, tốc độ). Cho bộ vi xử lý có tần số làm việc 750MHz theo kiến trúc NeuMamn, bên trong được thiết kế 4 ALU và để thực hiện một lệnh vi xử lý cần 5 vi lệnh với hệ số thời gian truy nhập bộ nhớ là 100ns. Xác định tốc độ thực hiện lệnh của bộ vi xử lý.
Đề cương ôn tập Môn: kỹ thuật vi xử lý Câu 1: Những đặc điểm cấu trúc vi xử lý (Công suất, độ dài từ, khả đánh địa chỉ, tốc độ) Cho vi xử lý có tần số làm việc 750MHz theo kiến trúc NeuMamn, bên thiết kế ALU để thực lệnh vi xử lý cần vi lệnh với hệ số thời gian truy nhập nhớ 100ns Xác định tốc độ thực lệnh vi xử lý Đáp án Đặc điểm cấu trúc vi xử lý Bộ vi xử lý viết tắt BVXL (công suất, độ dài từ, khả đánh địa chỉ, tốc độ) Cho Bộ VXL có tần số làm việc 750Mhz, theo kiến trúc NeuManm, bên thiết kế ALU để thực lệnh VXL cần vi lệnh với hệ số thời gian truy cập nhớ 100 ns Xác định tốc độ thực lệnh VXL Trả lời: 1.1 Những đặc điểm cấu trúc VXL: + Công suất VXL: khả xử lý liệu Đặc điểm: • Độ dài từ VXL(data word length), tính số byte • Tốc độ xử lý lệnh Bộ VXL (instruction execute speed) • Dung lượng nhớ VL đánh địa (addressing capacity) * Cơng suất máy tính Tốc độ x.lý thơng tin, khả lưu trữ thông tin, khả kết nối nhiều loại thiết bị ngoại vi, … phụ thuộc vào công suất VXL CPU * Độ dài từ: Mỗi VXL xử lý liệu với độ dài từ cố định Phụ thuộc vào hệ VXL mức độ phát triển cơng nghệ VXL, độ dài từ bit, bit, 16 bit, 32 bit, 64 bit Tập lệnh VXL thường có lệnh thực theo từ theo byte Nếu từ byte phân biệt byte cao byte thấp Byte thấp chiếm bit từ đến 7, Byte cao chiếm bit từ đến 15 Độ rộng từ có độ dài bit có nhiêu bit ghi, ALU bus liệu bên VXL Bus liệu bên ngồi thường có chừng độ dài byte độ dài xử lý bên VXL bit Độ dài từ lớn tạo nhiều khả tính tốn VXL, khoảng biểu diễn số rộng hơn, tốc độ tính tốn nhanh * Khả đánh địa chỉ: Các từ liệu lệnh máy cắt BỘ NHỚ ngăn nhớ khác Mỗi ngăn nhớ phải có địa nhận biết Dải đánh địa lớn dung lượng BỘ NHỚ nhiều Để đánh địa chỉ, VXL thường có ghi địa Độ rộng ghi địa định giải địa vùng nhớ vật lý mà VXL thỏa mãn VD: độ rộng ghi bit đánh địa khoảng nhớ vật lý 216 = 26 210 = 64 KB = 65536 từ bit Với số mũ hệ số ta đánh giá độ rộng ghi địa hay bus địa VD: để đánh địa đến 32Gb, cần phải có 35 đường dây địa (A0-A34) Khả đánh địa lớn cho phép tạo hệ thống máy tính có cấu hình mạnh với nhiều loại thiết bị ngoại vi, nhớ có dung lượng lớn (đến vài trăm MB) khả xử lý nhanh * Tốc độ thực lệnh: Tốc độ thực lệnh VXL đo tốc độ thực lệnh dấu phẩy động FLOPS tính triệu lệnh/giây (MIPS) Cơng thức tính MIPS theo kiến trúc NeuMan là: MIPS = (f*N)/(M+T) Trong đó: f : tần số làm việc Bộ VXL N: số lượng đơn vị xử lý số học logic (ALU) không phụ thuộc vào bên VXL M: số lượng vi lệnh trung bình lệnh VXL T : hệ số tg truy cập BỘ NHỚ (chu trình chờ đợi truy cập BỘ NHỚ ) Theo CT này, tốc độ thực lệnh VXL thay đổi nhờ yếu tố Để nâng cao tốc độ VXL kiên trúc song song , đường ống, đồng xử lý, BỘ NHỚ dự trữ Và bus rộng áp dụng cho cac chip VXL công nghệ cao MIPS phụ thuộc vào tần số nhịp đồng hồ VXL Tần số nhịp lớn tốc độ thực lệnh cao Các VXL s/x thường có kí hiệu chữ hay số cụ thể để phân biệt tần số nhịp đồng hồ Tần số nhịp đồng hồ VXL phụ thuộc vào công nghệ chế tạo VXL Phần lớn VXL chế tạo theo công nghệ bán dẫn: NMOS CMOS 1.2 Tốc độ thực lệnh VXL: f = 750MHz N=4 M=5 T=100 MIPS=(f*N)/(M+T)=(750*4)/(5+100)=28.57 Câu 2: Hãy nêu đặc tính nâng cao tốc độ vi xử lý gì? Định nghĩa kiến trúc siêu hướng? Khn dạng liệu Đáp án: +Xử lý song song: q trình, tính tốn xảy đồng thời Trong kiến trúc máy tính, kết hợp VXL khối xử lý trung tâm (CPU) tạo khả xử lý song song tg Kiến trúc tạo tốc độ xử lý liệu lên gấp đôi so với kiếntrúc dùng VXL Cũng thực song song bên cấu trúc VXL, cách thiết kế cho trình xử lý D.liệu bên chip VXL chia thành phiên khác thực song song nhờ phân chia khôi logic điều khiến(CU) bên thành phần riêng + Đồng xử lý: VXL riêng biệt kết nối với VXL thông qua bus hệ thông Bộ đồng xử lý thực số chức đặc biệt, ví dụ phép tốn đòi hỏi xác sử dụng dấu phẩy động Tốc độ xử lý đồng xử lý phép tỉnh nhanh nhiều so với xử lý Các VXL công nghệ cao cấy vào bên khối xử lý dấu phẩy động FPU làm tăng tốc độ tỉnh toán phép tỉnh nhanh xáchơn nhiều +Bộ nhớ lưu trữ (cache memory): BỘ NHỚ cache BỘ NHỚ có tốc độ cao, nằm bên VXL với dung lượng hạn chế nằm kế bên cạnh VXL kết nôi trực tiếp với chip xử lý với dung lượng đủ lớn, BỘ NHỚ kết nối với VXL thơng qua bus hệ thông Sự trao đổi liệu BỘ NHỚ VXL bị hạn chế tốc độ, để tăng tốc độ xử lý, phải tổ chức thực chương trình, VXL trước hết tìm kiếm lệnh BỘ NHỚ dự trữ trước, khơng có lệnh chứa BỘ NHỚ dự trữ phải tìm tới BỘ NHỚ Điều có nghĩa đa số lệnh khơng có BỘ NHỚ dự trữ tốc độ xử lý chậm gấp đôi so với truy cập thắng vào BỘ NHỚ Vì phải tổ chức đa số lệnh chương trình nằm hẳn BỘ NHỚ dư trữ, ví dụ lệnh có tần suất xuất chương trình cao cất BỘ NHỚ dự trữ Dung lượng BỘ NHỚ dựtrữ phải đủ lớn để đảm bảo lưu trữ chương trình ứng dụng lớn Ngày nay, dung lượng BỘ NHỚ dự trữ bên chip VXL chưa cao (32Kb :16Kb Dcache, 16Kb lcache) Với BỘ NHỚ dự trữ bên ngồi đạt tới dung lượng 2-4 MB +Kỹ thuật đường ông: Mô dây chuyền lắp ráp máy móc, hệ thơng đường dẫn, số VXL có chức thực lệnh máy liên tục thành dây chuyền với công đoạn : nhập D.Liệu lệnh từ BỘ NHỚ , giải mã lệnh, thực lệnh, ghi kết thực lệnh vào BỘ NHỚ Khí lệnh thứ bắt đầu bước vào thực hiện, giai đoạn mã lệnh lệnh đọc từ BỘ NHỚ để thực bước (giải mã lệnh) Cứ vậy, lệnh thực theo dây chuyền liên tục dòng nước đường ơng Tốc độ xử lệnh tăng lên cao _Bus rộng: Kĩ thuật bus rộng áp dụng cho bên lẫn bên VXL Bên VXL, ghi tổng (A) có độ dài gấp đơi bus, tốc độ tỉnh tốn nhanh hơn, khơng phải thực phép truy cập với BỘ NHỚ để lưu trữ kết trug gian phép tỉnh +Kiến trúc siêu hướng: Kiến trúc VXL có khôi chức xử lý song song bên gọi kiến trúc siêu hướng, nghĩa l lúc nhiều hướng xử lý khác bên trongVXL Kiến trúc siêu hướng phát triển kiến trúc RISC, khơng nâng cao tốc độ xử lý mà nâng cao độ tin cậy CPU, có chip VXL chip VXL lại đảm nhiệm chức bình thường _Khn dạng d.liệu: Khn dạng d.líệu loại VXL phân biệt theo số có dấu, khơng dấu, kí tự mã ASCII, mã BCĐ (hệ - 10) - khơng dấu có dấu B - Byte (8 byte), H - nửa từ (16 bit), W từ (32 bit), D - từ kép (64 bít) (sự phân loại cho VXL 32 bit) Bít đầu bit cao (MSB) kí tự mã ASCII : kí tự mã hóa bit Dữ liệu mã BCĐ : liệu biểu diễn nhóm số bit Mỗi nhóm số bit có giá trị khơng vượt 10 (1010) Phân biệt liệu mã BCĐ đóng gói khơng đóng gói Trong BCĐ đóng gói, tất 64 bít chia nhóm (8 digit) digít dùng để mã hóa Hai BCĐ digit byte Trong BCĐ khơng đóng gói, dùng bit thấp byte để làm digít mã BCĐ, bit cao byte không dùng tới ghi giá trị Các dấu phẩy động phân số xác đơn 32 bit xác kép 64 bit theo chuẩn IEEE 754-1985 Cũng mở rộng độ chínhxác đến 80 bit số VXI Số dấu phẩy động có bit lớn (MSB) dùng làm dấu, dấu = 0, số dương Dấu = dấu âm Câu 3: Vẽ sơ đồ cấu trúc bên vi xử lý 8,16 bit Giải thích chức phận:ALU, ghi, CU Các vi mạch hỗ trợ cho Bộ VXL Đáp án: Giải thích chức phận (ALU, ghi, CU): a Đơn vị số học - logic (ALU) chứa khối logic thực xử lý d.lỉệu Thực phép tỉnh số học logic: and, sub, mul, div, and, or,not,…Shift left, Shift right, decr, incr,…Có hai cổng vào (in) để nhận d.lỉệu vào ALU cổng (out) để lấy kết xử lý d.lỉệu ALU ghi templ temp2 làm nhiệm vụ nhận d.lỉệu từ nơi khác bên BVXL thông qua bus d.lỉệu bên lưu trữ trung gian liệu trình xử lý d.lỉệu trongALU Tương tự, cổng kết nối với bus d.lỉệu bên kết phép tốn đc tới nơi khác nhau, d.lỉệu thường đưa tới nơi cộng lệnh máy đc ALU xử lý hay tốn hạng _Lệnh máy đc đọc từ BỘ NHỚ vào BVXL đc giải mã nhờ giải mã lệnh để tạo chuỗi tín hiệu tới ALU đ.khỉển trình x.lý d.lỉệu ALU b Các ghi: đc chia thành nhóm theo mục đích s.dụng _Nhóm ghi dùng chung: Thanh ghi A (bộ cộng), B, C, D, E, H, L : bit để xử lý 16 bít, có lệnh thực với cặp ghi BC, CE, HL Các ghi khác : ghi trạng thái (SR), trỏ ngăn xếp (SP), đếm lệnh (PC), ghi lệnh (instruction register), Thanh ghi tổngA (accumulator): tham gia phần lớn phép tỉnh độ dài tổng tính độ dài từ gấp đôi độ dài từ BVXL lệnh l/O với ngoại vi nhóm lệnh trao đổi byte d.liệu ghi tổng A với ghi điều khiển ngoại vi _Lệnh nhập d.liệu IN PORT lệnh đọc d.liệu từ cổng ngoại vào ghi A OUT PORT đọc nội dung ghi A port ngoại vi Thanh đếm chương trình PC (program counter) l chươngtrình đc BVXL thực phải chứa BỘ NHỚ PC chứa đ.chỉ lệnh BỘ NHỚ cho BVXL biết lệnh nằm ngăn nhớ để lấy thực BVXL cơng nghệ cao có chế quản lý BỘ NHỚ ảo Cơ chế đánh địa chi ảo có biến đổi đ.chỉ ảo thành đ.chỉ VL nội dung đ.chỉ lệnh phức tạp Thanh ghi trạng thái SR(status register) dùng để ghi kết lệnh k.tra, s.sánh số lệnh tính tốn với ghi ghi trạng thái đgl ghi cờ, s/dụng bit cờ thực rẽ nhánh chương trình = lệnh nhảy rẽ nhánh có đ.kiện Con trỏ ngăn xếp SP (stack pointer) Ngăn xếp BỘ NHỚ có chế truy cập theo kiểu LIFO, đc truy cập đinh TOP Nó làm nhiệm vụ lưu trữ thơng tin phải dùng dùng lại nhiều lần Các lệnh tác động đến ngăn xếp: call, ret, int, Các lệnh chuyên dùng để cất giữ n.dung phục hồi ghi ngăn xếp push pop, lệnh làm thay đổi đỉnh ngăn xếp Con trỏ ngăn xếp SP chứa đ.chi đỉnh ngăn xếp n.dung SP thay đổi thực lệnh vừa nêu khởi động hệ thống máy tính, trỏ ngăn xếp ln đc khởi tạo địa đỉnh ngăn xếp Thanh ghi đ.chỉBỘ NHỚ logic (memory address register and logic) có độ dài 16 bit, đầu đc điều khiển nối bus đ/c h.thống máy tỉnh để thực chọn ngăn nhớ or để chọn cổng ngoại vi Trong chu kì đọc lệnh, l lệnh máy đc đọc từ BỘ NHỚ , lúc ndung ghi đ/c ngăn nhớ n.dung đếm lệnh PC nhau, nghĩa ghi đ.chi BỘ NHỚ trỏ tới từ lệnh đc đọc từ BỘ NHỚ Thanh ghi đchi BỘ NHỚ tự động tăng hay giảm ndung mà nhận đchi lệnh từ PC, từ SP ghi số Phụ thuộc vào loại VXL, có đ.dài khác nhau: 16, 32, 64 bit Thanh ghi lệnh IR(instruction register) chứa lệnh thực đệm trì ndung mã lệnh đầu IR đưa tới giải mã lệnh để tạo chuỗi tín hiệu điều khiển thực lệnh b Control Unit (đơn vị điều khiển) có liên hệ thơng tin với t.cả đ.vị BVXL đ.khỉển tồn h.độg xử lý thơng tin bên BVXL kqua giải mã lệnh đc đưa đến khối logic điều khiển CL (control logic) tạo chuỗi tín hiệu để đ.khỉển trình ghi đọc với ghi bên trong, tính tốn ALU từ CL, xung tin hiệu đ.khỉển bus điều khiển h.thống tác động đến BỘ NHỚ đơn vị l/O để thực trao đổi d.liệu CL nhận tin hiệu đ.khỉển từ bên ngồi, nhưtín hiệu ngắt (INT, NMI), HOLD, RESE1Ị để xử lý bên trog trc đưa tin hiệu trả lời như: chấp nhận ngắt INTA, dừng HALT,…CL định thứtự làm việc đvị VXL sựtrao đổi thông tin với giới bên chip VXL CL trung tâm đ.khỉển BVXL Các vi mạch hỗ trợ cho BVXL Mỗi loại VXL có mạch hỗ trợ phù hợp theo: VXL cơng 80386) có vi mạch nghệ cao (kể từ VLSI hỗ trợ gộp nhiều chức đ.khỉển khác đc đưa vào để thành CPU máy vi tính Các máy tính thể hệ pentium 586] 150 - 233 MHz với bảng mẹ PSI/ ISA có vi mạch VLSI hỗ trợ như: 82437VX, 82438VX, để tạo nhịp đồng hồ, điều khiển l/O Các máy vi tính có khả thiết lập ban đầu cho vi mạch hỗ trợ (chipset), chế độ chipset features setu p, bios features setup, Câu 4: Vẽ sơ đồ khối đơn vị giao tiếp bus (BIU) vi xử lýmcông nghệ cao Giải thích chức phận: BIU, PUIQ, SFU, Cache, IU, MMU Đáp án * Chức phận: BIU: Bus địa đường dẫn tín hiệu logic chiều để truyền địa tham chiếu tới khu vực nhớ liệu lưu giữ đâu khơng gian nhớ Trong qúa trình hoạt động CPU điều khiển bus địa để truyền liệu khu vực nhớ CPU Các địa thông thường tham chiếu tới khu vực nhớ khu vực vào ra, ngoại vi Dữ liệu lưu khu vực thường 8bit (1 byte), 16bit, 32bit tùy thuộc vào cấu trúc loại vi xử lý/vi điều khiển PUIQ (khối tiền đọc lệnh hàng lệnh) - chứa mạch logic để đọc trc lệnh từ Icache đặt vào hàng xếp lệnh theo nguyên tắc vào trc sau FIFO - lệnh đc chuyển tới khối giải mã lệnh DU (decoding unit) - phần lớn họ VXL ngày cho phép số lệnh đồng thời đc giải mã (xử lý song song ) SFU (special function unit): khối chức đặc biệt, là: - khối đồ họa - khối xử lý tín hiệu - khối xử lý ảnh - XL ma trận vector Cache: BỘ NHỚ tốc độ nhanh nằm BVXL BỘ NHỚ - Sự tồn BỘ NHỚ dự trữ với k.thước đủ lớn làm tăng hiệu suất BVXL cho phép BVXL truy nhập thơng tin nhanh nhiều so với truy cập vào BỘ NHỚ - BỘ NHỚ dự trữ kép (dual cache memory) phân BỘ NHỚ dự trữ lệnh (Icache), BỘ NHỚ dự trữ lưu trữ d.liệu (Dcache) Cả cache kết nối với bus bên Chúng nhận thông tin từ BỘ NHỚ thơng qua bus D.liệu BIU - Icache kết nối trực tiếp với PUIQ, chuyển hay số lệnh vào PUIQ c.kì - Thông qua bus D.liệu bên BỘ NHỚ dự trữ D.liệu (Dcache) bus D.liệu điều hành (ODB) giao tiếp với đơn vị chức khác (IU, SFU, FPU) * Trong nhiều loại VXL có thêm BỘ NHỚ dự trữ thứ cấp (secondary cache memory) - cache bên chip VXL cache sơ cấp (primary cache) - cache thứ cấp nằm bên chip cache sơ cấp BỘ NHỚ bên cấu trúc BỘ NHỚ Nó có tốc độ truy cập nhanh truy cập BỘ NHỚ (vì nằm bên ngồi BVXL nên có dung lượng lớn cache sơ cấp) - dung lượng cache thứ cấp lên đến vài MB (pentium III cho phép mở rộng tới MB) IU (integer unit): đơn vị ngun - Có đặc tính cấu trúc phục vụ cho xử lý song song có đơn vị thao tác thực phép số học nguyên cộng/trừ, nhân/chia, có tập ghi 32 bit 64 bit - Các BVXL CISC thường có 16 ghi - Các VXL RISC có tới 32 ghi, đơi có 100 ghi - Dòng d.liệu theo đường để tới đvị thao tác phép tính số học Đvị giải mã phân chia lệnh DID nhận thị đc giải mã CU gửi chúng tới đvị x.lý phép tính thích ứng - Các phép tính với số nguyên chuyển tới đvị x.lý số nguyên IU, phép tính dấu phẩy động chuyển tới đvị x.lý dấu phẩy động FDU, - D.liệu từ Dcache thông qua bus liệu thao tác ODB chuyển tới đvị x.lý - Đvị dịch ống cho phép thực lệnh dịch nhiều bit nhanh c.kì đơn MMU : có chức sau: Chuyển đổi địa ảo hay địa logic thành địac hi vật lý Điajc hi vật lý chuyển tới cache thông qua BIU bus địa tới BỘ NHỚ bên vxl để chọn vùng nhớ, đảm báo chế phân trang tổ chức BỘ NHỚ ảo, đảm báo chế phân đoạn cho BỘ NHỚ , bảo vệ BỘ NHỚ cho chế phân trang phân đoạn, quản lý đệm biến đổi truy cập nhanh TLB quản lý BỘ NHỚ dựtrữ chuyển đổi ATC (address translation cache) phục vụ trình chuyển đổi trang nhớ ảo thành phần trang nhớ vật lý Đơn vị phân trang , TLB (hoặc ATC) có TRONG mmu hầu hết vxl đại intel X86 có đơn vị phân đoạn Trong trường hợp ko có TLB,MMU chứa phần logic giám sát truy nhập đến bảng thư mục tương ứng BỘ NHỚ CHÍNH Câu 5: Giải thích phương pháp xử lý lệnh theo kiến trúc siêu hướng (Superscalar) Với xu hướng phát triển công nghệ RISC, CU hồn tồn cứng hố hay thường lập trình _Kiến trúc siêu hướng (superscalar) thể đặc tỉnh thực lệnh song song Khốitiền đọc lệnh gửi i lệnh l thời điếm tới khối giải mã Khối điều khiển tạo thị cho số ống thực Số lượng lệnh không thiết phải = số ống, nhiên sối lệnh số ống hiệu nhất, nhưvậy ỉ lệnh thực song song Đơn vị fflều khiển CU BVXL hồn tồn cứng đc lập trình Trong hầu hết BVXL, công nghệ CISC (Intel X86 Motorola) CU thường đc lập trình Với xu hướng phát triển cơng nghệ RISC, CU đc hồn tồn cứng hóa nhằm tăng tốc độ thực hâu hết lệnh chu kì đơn Câu 6: Chức đơn vị quản lý nhớ MMU Trả lời: MMU : có chức sau: Chuyến đổi địa ảo hay địa logic thành địa vật lý Địa vật lý chuyến tới cache thông qua BIU bus địa tới BỘ NHỚ bên vxl để chọn vùng nhớ, đảm bảo chế phân trang tổ chức BỘ NHỚ ảo, đảm bảo chế phân đoạn cho BỘ NHỚ , bảo vệ BỘ NHỚ cho chế phân trang phân đoạn, quản lý đệm biến đổi truy cập nhanh TLB quản lý BỘ NHỚ dự trữ chuyến đổi ATC (address translation cache) phục vụ trình chuyển đổi trang nhớ ảo thành phân trang nhớ vật lý Đơn vị phần trang , TLB (hoặc ATC) có TRONG mmu hầu hết vxl đại intel X86 có đơn vị phân đoạn Trong trường hợp ko có TLB,MMU chứa phần logic giám sát truy nhập đến bảng thư mục tương ứng BỘ NHỚ CHÍNH Câu 7: Bộ nhớ Cache: Cấu trúc Cache, thuật tóan thay (pp thay dòng tập cache) Vẽ sơ đồ cấu trúc Cache cho biết nguyên tắc họat động Cho dòng X=275 nhớ với số lượng tập Cache k=128 Xác định dòng X nhớ xếp vào tập nhớ Cache Cấu trúc Cache Cache ghi nhớ tập hợp Ai địa BNC từ liệu M(Ai) tương ứng tập hợp Ai Dữ liệu trao đổi cache BNC nhóm theo khối liệu Các dong cất giữ cache ko có địa riêng mà chúng tham chiếu địa chúng lưu vào BNC Địa dòng cache xếp địa Nội dung mảng tập khối nhở liên tiếp kèm theo địa BNC Thuật toán thay (phương pháp thay đồng tập Cache) B1: C1PU yêu cầu lệnh/d.lỉệu lưu trữ địa “a” B2: Khi nội dung từ đ.chỉ “a” khơng có bên BN Cache, CPU phải mang trực tiếp từ BN RAM B3: Bộ phận đ.khỉển Cache tải hàng (thông thường 64 byte) đ.chỉ “a” bên BN Cache Điều nhiều d.lỉệu CPU u cầu, chương trình tiếp tục chạy (có nghĩa yêu cầu đ.chỉ a + 1), lệnh/d.lỉệu CPU yêu cầu đc tải BN Cache B4: Mạch fflện gọi PreFetch tải nhiều v.tríd.liệu sau dòng sau, có nghĩa bắt đầu nội dung tải từ địa a + 64 vào BN Cache.Nếu chương trình thường chạy CPU khơng bao h cần lấy d.lỉệu trực tiếp từ BN RAM về, lệnh d.lỉệu CPU yêu cầu thường nằm BN Cache trc CPU hỏi tới chúng.Nếu chương trình thường chạy CPU khơng cần lấy liệu trực tiếp từ nhớ RAM (ngoại trừ việc tải lệnh đầu tiên), lệnh liệu CPU yêu cầu thường nằmtrong nhớ Cache trước CPU hỏi tới chúng.Tuy nhiên chương trình lại khơng chạy vậy, chúng thường nhảy từ vị trí nhớ tới vị trí nhớ khác.Thách thức lớn Bộ phận điều khiển Cache cố gắng đoán CPU nhảy tới địa nào, để tải nội dung địa vào bên nhớ Cache trước CPU yêu cầu để tránh trường hợp CPU phải tới nhớ RAM hệ thống, vi điều làm chậm hiệu suất làm việc toàn hệ thống Nhiệm vụ gọi Dự đoán rẽ nhánh CPU có đặc điểm Những CPU đại có tỉ lệ “hit” 80%, có nghĩa 80% thời gian CPU khơng cần truy cập trực tiếp tới nhớ RAM hệ thống thay vào truy cập tới nhớ Cache Nguyên tắc hoạt động Địa vật lỷ A từ vxl gửi đến cache bắt đầu chương trình truy cập nhớ cache so sánh phần tử A với tất địa Ai, có sựtrùng cache chọn từ liệu tương ứng với địa A, tức M(A) Và kết thúc chu trình truy cập nhớ cách truy nhập liệu từ vxl tới ngược lại đọc tới vxl.Nếu ko có trùng hợp, cache khởi tạo trình tự với vài chu trình để nạp địa tương ứng, địa A chứa M(A) Cache chia thành số tập (set) Vd: set 0->set k-l -Mỗi tập có sơ dòng (line) Vd: line 0->set Ko phải mảng chương trình cất toàn vào cache mà phần Mảng thơng tin chương trình thuộc cache gọi hỉt(trúng đích) hệ số hit gọi hệ số trúng đích,ký hiệu H,còn mảng thơng tin chương trình ko thuộc cache goi la miss(trượt đích) hệ số miss gọi hệ số trượt đich,ký hiệu 1-H Phương pháp thay dòng tập cache gọi thuật toán thay bao gồm số phương pháp thay sau: +tùy ý +FIFO +ít sử dụng Từ ta tỉnh thời gian truy xuất trung bình dòng liệu nhớ ta=Htal+(l-H)ta2 hay ta=tal+(l-H)tb tal: thời gian truy xuất cache ta2 : thời gian truy xuất BNC tb=tal-ta2 : thời gian vận chuyển từ BNC đến cache Cho dòng X = 275 BN v ớỉ số lượng tập Cache k 128 Xác định dòngX BN đc xếp v ảo tập bao nhiều BN Cache Dòng 275 đc xếp sau : 275/128 = + 19/128, nghĩa dòng 275 BN đc xếp vào tập 19 Cache Câu 8: Các kiểu xử lý song song hiệu suất xử lý song song Hãy so sánh cấu trúc máy tính chia sẻ nhớ phân tán nhớ Các kiểu BVXL song song Phân loại Flynn: +Chuỗi lệnh chuỗi d.lỉệu SISD +Chuỗi lệnh nhiều chuỗi d.lỉệu SIMD +Nhiều chuỗi lệnh chuỗi d.lỉệu MISM +Nhiều chuỗi lệnh nhiều chuỗi d.lỉệu MISM _Phân loại theo cấu trúc: Truyền thông theo biến số dùng chung Các hệ kết nối chặt chế hay BVXL gọi VXL đối xứng SM P Hệ thống VXL chia sẻ BN: Cứ VXL có BN l/O dùng riêng Hiệu suất XL song song: Hiệu suất XL song song : E(n) = T(1) / n*T(n) Trong đó: - n: số processors - T(n): thời gian thực n processors * _So sánh cấu trúc máy tính chia sẻ BN phân tán BN Máy tính chia sẻ Bộ nhớ Hệ thống máy tính với tổ chức, mà đvị nhớ kết nối mạng N làm thành BN tổngthế đảm bảo chia sẻ cho tất đvị x.lỷ, gọi máy tính có BN chia sẻ Máy tính phân tán Bộ nhớ Hệ thống máy tính mà đ.vị x.lý kết nối với đvị nhớ tạo thành khối xử lý riêng (với tài nguyên riêng) kết nối với mạng kết nối N để trao đổi tài ngun, gọi máy tính có BN phân phối tài nguyên Câu 10: Các kiểu Bộ XL song song Các BVXL có cấu trúc ống a)Các kiểu xử lý song song Có nhiều cách phân loại song song dựa cấu trúc hành vi chúng: Đơn vị xử lý trung tâm (CPU) đọc lệnh toán hạng từ nhớ, thực lệnh, chuyển kết vào lại nhớ (main memory) Các bước thực lệnh gộp lại thành chu kỳ lệnh (lnstruction Cycle) Các lệnh hình thành chuỗi lệnh liên tiếp đọc từ nhớ vào xử lý, toán hạng hợp thành chuỗi liệu theo sau tới từ xử lý Nếu đặt M1 MD số lượng chuỗi lệnh chuỗi liệu tương ứng theo Micheal J.Flyunn, máy tính phân loại thành nhóm dựa số lượng M1 MD Phân loại Flynn 1.Một chuỗi lệnh chuỗi liệu SISD (Single lnstruction Stream Multiaple Data Stream) MI=MD=L Hầu hết máy tính máy vi tính sử dụng với chip VXL loại máy tinh kiểu SISD Một chuỗi lệnh nhiều chuỗi liệu SIMD: Ml=l,MD>l, hệ thống máy tính SIMD có nhiều VXL làm việc song song với nhau, thực mệnh lệnh giống với liệu khác Những dạng máy tính chuyên dụng cho xử lý Vector mảng(array) máy tính SIMD Nhiều chuỗi lệnh chuỗi liệu MISD Ml>l,MD=L Trong máy tính MISD có nhiều xử lý làm việc song songvà có nhiều xử lý làm việc song song xử lý chức riêng (theo mệnh khác nhau) với liệu giống Nhiều chuỗi lệnh nhiều chuỗi liệu MIMD Ml>l,MD>L Thi hành theo mệnh lệnh khác với liệu khác Phân loại theo cấu trúc Một hệ thống máy tính xem tập hợp n>=l xử lý hay đơn vị xử lý trung tâm(CPU)z Pl,P2, .,Pn m>=O đơn vị nhớ chia sẻ (share memory unit) module nhớ MI,M2…Mm kết nối mạng N bên hệ thốngmáy tính Máy tính chia sẻ nhớ: Hệ thống máy tính với tổ ch ức, mà đơn vị nhở kết nối mạng thành nhớ tổng thể đảm bảo chia sẻ cho tất đơn vị xử lý Máy tính phân tán nhớ Hệ thống máy tính mà đơn vị xử lý với đơn vị nhớ tạo thành khối xử lý riêng (với tài nguyên riêng) kết nối với mạng kết nối N để trao đổi tài nguyên, gọi máy tính có phân phối tài ngun Cấu trúc nối mạng N phân loại cố dạng sau: Bus chia đơn (Single Shared Bus) Được sử dụng hệ thống máy tỉnh tuần tư máy tỉnh songsong Nhược điếm : Khi số lượng n (các đơn vị xử lý) m (số lượng đơn vị nhớ) tăng lên tốc độ Bus đơn phải nhanh àsự đụng độ cạnh tranh truy cập Bus tăng thời gian chờ đợi phục vụ Bus với đơn vị xử lý đơn vị nhớ.Mạng nhiều Bus khắc phục nhược fflếm Bus đơn.Trong đó, số đơn vị xử lý đơn vị nhớ khác lại kết nối với mọt Bus khác, có đơn vị xử lý đơn vị nhớ kết nối lúc với số Bus àgiảm tải cho Bus, đụng độ truy cập Bus giảm tối thiếu Nhược điếm : có cố xảy Bus đóầthì hiệu suất mạng giảm ffl rõ rệt Cảc Bus giao (Crossbar Bus) Mỗi đơn vị xử lý kết nối với tất đơn vị nhớ tương tự, đơn vị nhở kết nối với đơn vị xử lý Cấu trúc khắc phục cẩu trúc nhiều Bus Nhược điếm : Có xảy trường hợp xấu tất đơn vị xử [ỷ truy cập vào đơn vị nhớ.Kết nối hình câyMạng kết nối hình gọi nhị phân, tức với gốc (các đơn vị xử lý mẹ) có đơn vị xử lý kết nối vào Nhưvậy có số lượng hàng (tầng cây) P có số tống đơn vị xử [ỷ n=2p-l, tức số tầng P xấp xi P=logn Mạng kết nối siêu lập n- chiều Mạng kết nối gọi kết nối n- cup nhị pạahn (binary n-cube) có n chiều có 2n đơn vị xử lý kết nối khối lập Nếu n=3 có đơn vị xử lý b) Các xử lý có cẩu trúc ống (pipelỉne processor) XL ống gồm có chuỗi liên tiếp mạch xử [ỷ mà mạch xử lý thường đgl phân đoạn hay tầng Thơng qua chuỗi này, dòng tốn hạng đc xử lý Mỗi phân đoạn xử [ỷ phần toán hạngvà kết cuối nhận đc tồn chuỗi tốn hạng ffl qua hết phân đoạn ống Mỗi phân đoạn x.lý phần toán hạng k.quả cuối nhận đc tồn chuỗi tốn hạng qua hết phân đoạn đoạn ống Thanh ghi ra, (R) Cấu trúc BVXL ống: Phân đoạn m, (Sm) Phân đoạn 2, (82) Phân đoạn 1, (SI) Các ghi Ri đệm nhận d.lỉệu Di - (là kết tính đc c.kì xung nhịp đồng hồ trc đvị tỉnh Ci - 1) từ phân đoạn Si - 1, ngoại trù ghi Ri nhận d.liệu bên ống Một đường ống lệnh đơn giản đc tổ chức gồm phân đoạn: phân đoạn đọc lệnh (31) phân đoạn thực lệnh (82) Một đường ống lệnh hình thành nhờ phân theo chu kì lệnh: đọc lệnh(Sl), giải mã lệnh(Sl), đọc tốn hạng(SB), thực lệnh (84), cất giữ kết (35) Câu 11: Trình bày tóm tăt nội dung tiểu luận nghiên cứu bạn môn học KTVXL Cho biết đặc trưng bật ưu nhược điểm ... dụng cho xử lý Vector mảng(array) máy tính SIMD Nhiều chuỗi lệnh chuỗi liệu MISD Ml>l,MD=L Trong máy tính MISD có nhiều xử lý làm vi c song songvà có nhiều xử lý làm vi c song song xử lý chức... nâng cao tốc độ vi xử lý gì? Định nghĩa kiến trúc siêu hướng? Khuôn dạng liệu Đáp án: +Xử lý song song: q trình, tính tốn xảy đồng thời Trong kiến trúc máy tính, kết hợp VXL khối xử lý trung tâm... n chiều có 2n đơn vị xử lý kết nối khối lập Nếu n=3 có đơn vị xử lý b) Các xử lý có cẩu trúc ống (pipelỉne processor) XL ống gồm có chuỗi liên tiếp mạch xử [ỷ mà mạch xử lý thường đgl phân đoạn