Đang tải... (xem toàn văn)
Phần giới thiệu2 Phần nội dung5ChươngI : dẫn nhập5I. Đặt vấn đề:5II. Giới hạn đề tài:5III. mục đích nghiên cứu:5Chương II:Tổng quan về vi điều khiển6I . Khái quát về vi điều khiển6II . Họ vi điều khiển 80517 2.1.Cấu trúc hệ vi điều khiển .....................................................................72.1.1. CPU(Central Processing Unit):82.1.2. Quá trình tìm nạp lệnh và thực thi lệnh của CPU:92.2. Bộ nhớ trung tâm của hệ Vi điều khiển:102.2.1. Bộ nhớ chỉ đọc (Read Only Memory ROM):102.2.2. Bộ nhớ truy cập ngẫu nhiên (Random Acess Memory RAM):112.2.3. Các thiết bị xuấtnhập:112.2.4. Cấu trúc kênh chung của hệ VĐK:12Chương III : Khảo sát vi điều khiển at89c5117I. Sơ đồ khối cấu trúc không gian nhớ của AT89C51:17II. Sơ đồ chân tín hiệu của AT89C51182.1.Chức năng của các chân:192.1.1. Port 0192.1.2 Port 1192.1.3 Port 2192.1.4 Port 3192.1.5. Chân PSEN (Program Store Enable):192.1.6. Chân ALE202.1.7. Chân EA202.1.8. Chân XTAL1, XTAL2202.1.9. Chân RST202.1.10. Chân Vcc, GND202.1.11. Một số chân khác212.2. Không gian nhớ của AT89C51.21III. Chức năng các thành phần của AT89C51223.1. Các thanh ghi chức năng đặc biệt.223.1.1. Thanh ghi ACC243.1.2. Thanh ghi B243.1.3. Thanh ghi SP243.1.4. Thanh ghi DPTR243.1.5. Ports 0 to 3:243.1.6. Thanh ghi SBUF253.1.7. Các Thanh ghi Timer253.1.8. Các thanh ghi điều khiển253.1.9. Thanh ghi PSW:253.1.10. Thanh ghi PCON263.1.11. Thanh ghi IE273.1.12. Thanh ghi IP283.1.13. Thanh ghi TCON283.1.14. Thanh ghi TMOD283.1.15. Thanh ghi SCON293.2. Khối tạo thời gian và bộ đếm (TimerCounter).303.3 Nguyên lý khởi động của Onchip AT89C51343.4. Mạch dao động38IV. Tập lệnh của họ vi điều khiển AT89C5180C5139Chương IV: thiết kế và thi công42I . Sơ đồ khối421. Khối nguồn422. Khối chỉnh lưu433. Khối ổn áp434. Khối dao động445. Khối giao tiếp45II. Sơ đồ nguyên lý46III. Khối điều khiển phần cứng483.1 Mạch in483.2. Lưu đồ giải thuật493.3.Chương trình phần mềm50