Bài THIẾT KẾ MẠCH HIỂN THỊ SỐ BCD Bài THIẾT KẾ MẠCH HIỂN THỊ SỐ BCD 5.1 Mục tiêu Sinh viên thực mạch số liên quan đến LED đoạn mạch hiển thị số BCD có chữ số lên LED đoạn mạch so sách hai số có hiển thị lên LED đoạn Sinh viên dựa vào thiết kế mạch giải mã LED đoạn lab 5, tiếp đóng gói mạch giải mã thành symbol để sử dụng có mạch Trong Lab này, ta sử dụng switch Kit DE2 ngõ vào mạch sử dụng LED đoạn LED đơn ngõ mạch Để làm tốt Lab 6, sinh viên cần phải nắm trước nhà cách thiết kế, biên dịch mô mạch điện đơn giản Quartus II 5.2 Nội dung chuẩn bị Trình bày cơng thức hoạt động mạch Comparator Mux 2-1 5.3 Nội dung thực hành Sử dụng mạch giải mã LED đoạn số mạch Comparator, mạch A mạch Mux2-1 để thực mạch hiển thị số BCD có hai chữ số (từ đến 15) Hiển thị số hàng chục lên HEX1 hàng đơn vị lên HEX0 5.3.1 Thiết kế mạch hiển thị số BCD có chữ số Tạo project Quartus mới, đặt tên: E/lab5/lab5_MSSV Thiết kế mạch theo yêu cầu đề Chú ý việc thiết kế mạch hiển thị số BCD có hai chữ số thực mạch sau: Page | 40 Bài THIẾT KẾ MẠCH HIỂN THỊ SỐ BCD Trong đó: Mạch dồn kênh MUX2-1 (21MUX) dựa vào đầu z mạch Comparator để chọn kênh v3v2v1v0 m2m1m0 Mạch Comparator để kiểm tra số lớn 9: Nếu Input nhỏ mạch chọn chọn cổng số tức v3v2v1v0 đưa HEX0 để hiển thị lên d0, d1 hiển thị số Nếu số lớn d1 hiển thị số 1, d0 hiển thị số m2m1m0 từ Circuit A Page | 41 Bài THIẾT KẾ MẠCH HIỂN THỊ SỐ BCD Mạch Circuit A hoạt động theo bảng sau: v4v2v1v0 m2m1m0 1010 (số 10) 000 (số d0 số d1) 1011 (số 11) 001 1100 (số 12) 010 1101 (số 13) 011 1110 (số 14) 100 1111 (số 15) 101 Gán pin cho mạch Biên dịch để phân tích, tổng hợp tạo file sof Mô mạch wareform Nạp file thực thi lên FPGA Kiểm tra hoạt động mạch 5.4 Hướng dẫn thực hành Tạo project Quartus mới, đặt tên: E/lab5/lab5_MSSV Thiết kế mạch theo mạch logic thiết kế bên Gán pin cho mạch Biên dịch để phân tích, tổng hợp tạo file sof Mô mạch wareform Nạp file thực thi lên FPGA Kiểm tra hoạt động mạch 5.5 Bài tập ôn tập Thiết kế mạch so sánh hai số A, B Hướng dẫn làm Tạo project Quartus mới, đặt tên: E /lab6/lab6_MSSV_part2 Thiết kế mạch so sánh số sau: Đầu tiên ta thiết kế mạch so sách bit với A, B bit đầu vào cần so sánh, G bit đầu vào cho phép so sánh Khi G =1 tiến hành so sánh, A lớn B đầu AlonB = 1, A B đầu AbangB =1, Page | 42 Bài THIẾT KẾ MẠCH HIỂN THỊ SỐ BCD trường hợp cịn lại đầu AlonB = AbangB = Khi G = đầu AlonB = AbangB =0 Mạch so sánh số bit thực theo biểu thức logic sau: (A=B) tương đương (A3=B3) (A2=B2) (A1=B1) (A0=B0) (A>B) tương đương (A3>B3) + (A3=B3) (A2>B2) + (A3=B3) (A2=B2) (A1>B1) + (A3=B3) (A2=B2) (A1=B1) (A0>B0) Ta thấy khi: AbangB = AlonB = A < B Từ để thêm output AbeB thi ta cần thêm cổng NOR nhận AbangB AlonB làm đầu vào cho thêm đầu AbeB Dùng mạch giải mã LED-7-đoạn phần để hiển thị số A B lên LED7-đoạn hiển thị kết so sánh tương ứng với led đơn phần gán pin Mô mạch wareform Gán pin cho mạch SW[13:10] => A[3:0] SW[17:14] => B[3:0] HEX[1] thị giá trị số A HEX[2] thị giá trị số B AlonB LEDR0 AbangB LEDR2 AbeB LEDR4 Biên dịch để phân tích, tổng hợp tạo file sof Nạp file thực thi lên FPGA, kiểm tra hoạt động mạch Page | 43