TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT KHOA ĐIỆN TỬ BỘ MÔN ĐTCN - ĐỀ THI MÔN: KT PLD-ASIC Mã mơn học: Đề số Đề có trang Thời gian: 75 phút, không sử dụng tài liệu Câu 1: Hãy cho biết trạng thái loại liệu std_logic giải thích câu lệnh theo sau (0.5 đ) y ‘1’, 6|4|3|2|1|0 => ‘0’); Có loại liệu sau: ('U', 'X', 'O', 'l', 'Z', 'W', 'L', 'H', '-') Bit thứ thứ gán giá trị 1, bit lại gán giá trị Câu 2: Hãy so sánh lệnh: gán tín hiệu có điều kiện lệnh if (0.5 đ) Giống nhau: lệnh xét điều khiển Boolean có thứ tự ưu tiên từ xuống Nếu gán liệu cho tín hiệu lệnh nhau: Khác nhau: Nếu nhiều lệnh gán cho nhiều tín hiệu có lệnh if đáp ứng dùng lệnh gán tín hiệu có điều kiện phải dùng nhiều lệnh Lệnh if lệnh nằm bên process - lệnh gán có điều kiện lệnh đồng thời Câu 3: Hãy thiết kế mạch giải mã led đoạn anode chung (2.5 đ) a Hãy vẽ sơ đồ khối kết nối FPGA với led đoạn Vcc FPGA a b c d e f g I0 I1 I2 I2 b Hãy lập bảng trạng thái giải mã cho 10 số từ đến Số Ngõ vào số BCD I I[3] I[2] I[1] I[0] 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0 1 1 Ngõ mã đoạn sseg g f e d c b a 1 0 0 0 1 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 Chú ý led anode chung, có làm led cathode chung điểm c Hãy viết chương trình VHDL để giải mã 10 số dùng lệnh gán tín hiệu có lựa chọn Số hiệu: BM1/QT-K.ĐĐT-RĐTV/00 Ngày hiệu lực: 22/09/2008 Trang: 1/1 entity GIAIMA_7DOAN is Port ( I : in STD_LOGIC_VECTOR (3 downto 0); SSEG : out STD_LOGIC_VECTOR (6 downto 0)); end GIAIMA_7DOAN; architecture Behavioral of GIAIMA_7DOAN is begin WITH I SELECT SSEG X(0)) WHEN OTHERS; WITH AMT SELECT Y y then r