THIẾT kế bộ SRAM NGOẠI VI TRÊN nền TẢNG CÔNG NGHỆ FPGA (có code)

THIẾT kế bộ SRAM NGOẠI VI TRÊN nền TẢNG CÔNG NGHỆ FPGA (có code) THIẾT kế bộ SRAM NGOẠI VI TRÊN nền TẢNG CÔNG NGHỆ FPGA (có code) THIẾT kế bộ SRAM NGOẠI VI TRÊN nền TẢNG CÔNG NGHỆ FPGA (có code) THIẾT kế bộ SRAM NGOẠI VI TRÊN nền TẢNG CÔNG NGHỆ FPGA (có code) THIẾT kế bộ SRAM NGOẠI VI TRÊN nền TẢNG CÔNG NGHỆ FPGA (có code)

ĐỒ ÁN TỐT NGHIỆP THIẾT KẾ BỘ SRAM NGOẠI VI TRÊN NỀN TẢNG CÔNG NGHỆ FPGA MỤC LỤC DANH MỤC HÌNH VẼ DANH MỤC CÁC BẢNG BIỂU DANH MỤC CÁC TỪ VIẾT TẮT ASIC Application-Specific Integrated Circuit BJT Bipolar Junction Transistor CAM Content Addressable Memory DRAM Dynamic Random Access Memory DSP Digital Signal Processor EDA Electronic Design Automation EEPROM Electrically Erasable Programmable Read-Only Memory EPROM Erasable Programmable Read-Only Memory FIFO First In First Out FPGA Field-Programmable Gate Array IC Integrated Circuit JTAG Joint Test Action Group LED Light Emitting Diode LIFO Last In First Out LPM Library Parameterized Modules LSB Least Significant Bit LUT Look-up Table MMU Memory Management Unit MOSFET Metal-Oxide-Semiconductor Field Effect Transistor MPU Memory Protection Unit MSB Most Significant Bit NVRWM Non-Volatile Read-Write Memory PISO Parallel In Serial Out PLD Programmable Logic Device PROM Programmable Read-Only Memory RAM Random Access Memory RISC Reduced Instructions Set Computer ROM Read-Only Memory RWM Read-Write Memory SIPO Serial In Parallel Out SOPC System on a Programmable Chip SRAM Static Random Access Memory VHDL Language Very High Speed Intergrated Circuit Hardware Description Trang 7/61 CHƯƠNG 1.1 TÌM HIỂU VỀ CƠNG NGHỆ FPGA Định nghĩa cấu trúc tổng thể FPGA: FPGA loại mạch tích hợp cỡ lớn dùng cấu trúc mảng phần tử logic mà người dùng lập trình FPGA cấu thành từ phận: • • • • Các khối logic lập trình (Logic Block) Hệ thống mạng liên kết (Interconnect) Khối vào/ra (I/O Block) Phần tử thiết kế sẵn khác như: RAM, ROM, nhân vi xử lý, Hình 1-1: Cấu trúc tổng thể FPGA Khối logic (Logic Block): Đây phần tử FPGA Về khối logic cấu thành từ bảng tra LUT, Flip-Flop MUX sang Thiết kế SRAM ngoại vi tảng công nghệ FPGA Trang 8/61 • • LUT khối thực hàm logic từ ngõ vào, kết hàm tùy thuộc vào mục đích mà gửi ngồi khối logic trực tiếp hay thơng qua phần tử nhớ Flip-Flop Hình 1-2: Cấu trúc khối logic ngõ vào Hệ thống mạng liên kết (Interconnect): Hệ thống mạng liên kết FPGA cấu thành từ đường kết nối theo phương ngang dọc Các đường kết nối nối thơng qua khối chuyển mạch lập trình (programmable switch) Trong khối chuyển mạch có chứa số lượng nút chuyển mạch lập trình đảm bảo cho dạng liên kết phức tạp khác Hình 1-3: Hệ thống mạng liên kết Thiết kế SRAM ngoại vi tảng công nghệ FPGA Trang 9/61 Khối vào/ra (I/O Block): kết nối chân FPGA 1.2 Quy trình thiết kế FPGA: Hình 1-4: Quy trình thiết kế FPGA Mơ tả ban đầu thiết kế: Bước có nhiệm vụ tiếp nhận yêu cầu thiết kế xây dựng nên kiến trúc tổng quát thiết kế Q trình gồm bước: • Mơ tả thiết kế: thiết kế mơ tả cách sử dụng ngôn ngữ mô tả phần cứng VHDL hay Verilog mơ tả thông qua vẽ mạch (schematic capture) Thiết kế SRAM ngoại vi tảng công nghệ FPGA Trang 10/61 Mô chức năng: mô tổng thể thiết kế mặt chức để kiểm tra xem thiết kế có hoạt động với chức u cầu hay khơng • Tổng hợp logic: tổng hợp mô tả thiết kế thành sơ đồ bố trí mạch • Hiệu chỉnh kết nối: nhập netlist ràng buộc thời gian vào cơng cụ phân tích thời gian (Timing Analysic) Dựa kết phân tích cơng cụ phân tích để xác định kết nối không thỏa mãn thời gian Tùy theo nguyên nhân dẫn đến không thỏa mãn mà ta viết lại mã tiến hành tổng hợp lại logic hiệu chỉnh lại ràng buộc Thực thi: • Ánh xạ (mapping): chuẩn bị liệu đầu vào, xác định kích thước khối cho khối phải phù hợp với cấu trúc tế bào FPGA đặt chúng vào vị trí tối ưu cho việc chạy dây • Đặt khối: đặt khối ánh xạ vào tế bào (cell) vị trí tối ưu cho việc chạy dây • Định tuyến: thực việc nối dây tế bào Nạp hay lập trình: • Sau trình thực hiện, thiết kế cần nạp vào FPGA dạng dòng bit Q trình nạp thiết kế vào FPGA thường nạp vào nhớ bay hơi, ví dụ SRAM Thơng tin cấu hình nạp vào nhớ Dòng bit truyền lúc mang thông tin định nghĩa khối logic kết nối thiết kế Lập trình thuật ngữ để mơ tả q trình nạp chương trình cho nhớ khơng bay hơi, ví dụ PROM 1.3 Tổng quan phần mềm Quartus II sử dụng FPGA: Quartus II phần mềm dùng để mô mạch số cho IC hãng Altera, phần mềm cung cấp môi trường thiết kế toàn diện cho thiết kế SOPC Thiết kế SRAM ngoại vi tảng công nghệ FPGA Trang 52/61 Hình 5-41: Tài ngun mạch sử dụng • Nhận xét: Mạch tiêu tốn lượng sử dụng tài nguyên Thiết kế SRAM ngoại vi tảng công nghệ FPGA Trang 53/61 CHƯƠNG KẾT LUẬN 6.1 Kết luận: SRAM thiết kế Quartus II với 32 đường địa chỉ, 16-bit liệu tín hiệu điều khiển (CE, OE, WE, UB, LB) SRAM ki ểm tra hoạt đ ộng testbench Modelsim kit DE2-115 cho kết tương tự lý thuyết 6.2 Đánh giá ưu điểm nhược điểm: • Ưu điểm: SRAM tiêu thụ cơng suất nhỏ sử dụng tài ngun, có khả truy cập nhanh liệu, dễ dàng mở rộng dung lượng nhớ • Nhược điểm: Dung lượng nhớ ít, chưa đánh giá độ trễ 6.3 Ứng dụng: Dùng làm nhớ đệm thiết bị lưu trữ thứ cấp mạch điều khiển,… Thiết kế SRAM ngoại vi tảng công nghệ FPGA Trang 54/61 TÀI LIỆU THAM KHẢO Tiếng Anh [1] http://slideplayer.com/slide/7667757/ [2] https://www.slideshare.net/SambitShreeman/semiconductor-memories24247912 [3] Neil H E Weste & Davis Money Harris, CMOS VLSI Design, A circuits and systems perpective PHỤ LỤC A • Code Verilog cho khối SRAM: Thiết kế SRAM ngoại vi tảng công nghệ FPGA Trang 55/61 module SRAM(CLK, ADDRESS, CE, WE, OE, UB, LB, DATA_IN, DATA_OUT, LEDR, LEDG, CTR); parameter d_width = 16; parameter a_width = 5; parameter depth =