Nghiên cứu kỹ thuật điều chế độ rộng xung để điều khiển tối ưu nghịch lưu đa bậc

Mục tiêu luận án Nghiên cứu giải thuật điều chế sóng mang đặc điểm giảm tổn hao chuyển mạch nghịch lưu đa bậc, phát sinh điện áp common mode từ chuyển mạch thuật tốn điều chế Từ đề xuất giải thuật tối ưu để giảm tổn hao chuyển mạch mạch nghịch lưu, đáp ứng nhu cầu tiết kiệm lượng tình hình đảm bảo khống chế phát sinh không mong muốn tăng độ méo hài tổng (THD), biên độ điện áp common mode Nội dung phạm vi nghiên cứu Về lý thuyết, đề tài tiến hành nghiên cứu giải thuật nghịch lưu nhằm thực khả giảm tổn hao chuyển mạch, triệt tiêu điện áp common mode… nghịch lưu đa bậc Từ nghiên cứu luận án đề xuất thuật toán điều khiển tối ưu giảm tổn hao chuyển mạch, cực tiểu sai biệt điện áp điều khiển… Các giải thuật đề xuất kiểm nghiệm, đánh giá mơ hình vật lý thực nghiệm so sánh với giải thuật chuẩn để có kết luận khoa học xác Đề tài xây dựng mơ hình thí nghiệm mạch nghịch lưu đa bậc, với công suất 6,6 kW, dùng làm sở để thử nghiệm thuật toán điều khiển khác để kiểm chứng số đặc tính giảm tổn hao chuyển mạch Khái niệm “tối ưu” luận án giới hạn việc xây dựng toán lựa chọn tối ưu chế độ điều chế sở mô thực nghiệm kết điều chế Nội dung luận văn trình bày chương 4, 5, Các giải thuật điều chế nghịch lưu đa bậc đề xuất gồm giải thuật tối ưu hóa giảm tổn hao chuyển mạch sai biệt điện áp điều khiển cực tiểu (chương 4), giải thuật tối ưu triệt tiêu điện áp common mode, giảm tổn hao chuyển mạch sai số điện áp điều khiển cực tiểu (chương 5) giải thuật phối hợp tối ưu hóa giảm tổn hao chuyển mạch điều chỉnh sai biệt điện áp điều khiển (chương 6) Các giải thuật trình bày với cấu trúc: nguyên lý giải thuật, lưu đồ giải thuật, kết mô thực nghiệm, phân tích đánh giá giải thuật Phương pháp nghiên cứu  Sử dụng phương pháp nghiên cứu tham khảo tài liệu, tính tốn lý thuyết, kết hợp mơ thực nghiệm  Xử lý thống kê với hỗ trợ phần mềm Microsoft Excel  Mô phần mềm chuyên dụng PSIM6.0, Matlab R11  Lập trình điều khiển phần mềm chuyên dụng Code Composer Studio với vi mạch TMS320F2812 tập đoàn Texas Instruments kiểm chứng thực tế  Các thực nghiệm thực tế thực mơ hình thực với thiết bị đo đại, xác hãng Tektronic Đóng góp mặt khoa học luận án Trên sở giải thuật điều chế sóng mang, luận án tiến hành nghiên cứu, tổng hợp đưa nhận định đánh giá tối ưu hóa việc giảm tổn hao chuyển mạch, triệt tiêu điện áp common mode, khống chế sai biệt điện áp điều khiển mạch nghịch lưu đa bậc Đề xuất sáu giải thuật điều chế sóng mang với hàm tối ưu hóa giảm tổn hao chuyển mạch nghịch lưu đa bậc, đồng thời khống chế sai biệt điện áp điều khiển triệt tiêu điện áp common mode Thiết kế chế tạo mơ hình thực nghiệm ứng dụng cho nghiên cứu nghịch lưu Ý nghĩa thực tiễn Xác định giải thuật điều chế sóng mang với hàm tối ưu giảm tổn hao chuyển mạch, tối ưu triệt tiêu điện áp common mode, cực tiểu sai số điện áp điều khiển…trong mạch nghịch lưu đa bậc Kết nghiên cứu sở khoa học để giải vấn đề tối ưu hoá mạch nghịch lưu đa bậc thực tế Xây dựng mơ hình nghịch lưu đa bậc tối đa triển khai đến 31 bậc kiểu lai (HyBrid) có khả chuyển sang cấu hình nghịch lưu với số bậc thấp để thực thực nghiệm theo yêu cầu khác CHƯƠNG TỔNG QUAN VỀ NGHỊCH LƯU ĐA BẬC 1.1 Mạch nghịch lưu bậc Mạch nghịch lưu bậc sở để xây dụng mạch nghịch lưu đa bậc Mạch nghịch lưu bậc có cấu hình mạch nghịch lưu pha bậc mạch nghịch lưu pha cầu H (hình 1.1 a, b) Hình 1.1 Mạch nghịch lưu pha bậc (a) pha cầu H (b) 1.2 Nghịch lưu đa bậc kiểu diode kẹp Một cấu trúc nghịch lưu đa bậc kiểu kiểu diode kẹp n bậc chuẩn số tụ sử dụng n-1 số khóa cơng suất pha k=2.(n-1) Khi điện áp tụ nhau, tải cân bằng, gọi TSx trạng thái khóa cơng suất nhánh x TSx định nghĩa: T Sx n TSxj j Hình 1.2 Mạch nghịch lưu kiểu diode kẹp n bậc Với n số bậc mạch nghịch lưu, TSxj trạng thái khóa cơng suất thứ j pha x Điện áp pha tâm nguồn DC xác định: Uag U bg Ucg udc n1 TSa TSa TTSc u T TSc Sb Sb Trong đó: Uxg điện áp pha – mass nguồn DC udc điện áp nguồn DC cung cấp cho mạch Từ điện áp pha tâm nguồn DC xác định điện áp pha tải (phase - neutral Uxn) điện áp dây (Uxy) Thành phần Uxg chứa hài bậc hai thành phần điện áp pha Uxn điện áp dây Uxy khơng có hài 1.3 Nghịch lưu đa bậc kiểu cascade (cascade multilevel inverter) Hình 1.3 Cấu trúc nghịch lưu cascade bậc Mạch nghịch lưu kiểu cascade sử dụng nguồn chiều riêng biệt nên thích hợp trường hợp sử dụng nguồn chiều có sẵn, ví dụ dạng acquy, pin Mỗi pha nghịch lưu đa bậc kiểu cascade gồm nhiều nghịch lưu cầu pha ghép nối tiếp, nghịch lưu áp dạng cầu pha có nguồn chiều riêng Tương tự nghịch lưu NPC, ta xác định cơng thức tính điện áp pha tải (Uxn) điện áp dây (Uxy) nghịch lưu cascade 1.4 Nghịch lưu đa bậc kiểu lai (Hybrid mutilevel inverter) Mạch nghịch lưu đa bậc lai mạch nghịch lưu có nhiều ưu công suất yêu cầu lớn, số bậc cao Các dạng mạch nghịch lưu lai bao gồm: kiểu Cascade diode kẹp (Cascade diode-clamped inverters), kiểu cascade cầu H (Cascade multilevel H-bridge inverter) 1.4.1 Nghịch lưu đa bậc kiểu cascade diode kẹp Nghịch lưu đa bậc kiểu cascade diode kẹp có cấu trúc bao gồm nghịch lưu chuẩn kiểu diode kẹp mắc phía tải pha trình bày hình (1.4) Hình 1.4 Nghịch lưu đa bậc kiểu cascade diode kẹp 2/3 bậc Gọi: n1, n2 bậc mạch nghịch lưu diode kẹp diode kẹp UDC1, UDC2 điện áp nguồn chiều cung cấp cho mạch nghịch lưu u1 u2 điện áp phân áp tụ nghịch lưu Uxg1, Uxg2 điện áp mạch nghịch lưu NPC so với mass TSxj.1 trạng thái khóa cơng suất thứ j pha x mạch nghịch lưu1 (Sxj.1) TSxk.2 trạng thái khóa công suất thứ k pha x mạch nghịch lưu (Sxk.2) Thì xác định Uxn theo Uan U bn U cn 1 1 Uag1 Uag U bg1 U bg Ucg1 U cg Số bậc nghịch lưu lớn đạt n=n1.n2 Số khóa cơng suất (k) cần sử dụng cho pha k k1k2 2.(n1 1)2.(n21) Số khóa tiết kiệm so với nghịch lưu đa bậc kiểu diode kẹp hay cascade chuẩn với số bậc k kNPC k 2.(n1.n2n1n21)2 1.4.2 Nghịch lưu đa bậc kiểu cascade cầu H Mạch nghịch lưu kiểu cascade cầu H (Cascade multilevel H-bridge inverter CMH) gồm mạch nghịch lưu kiểu cầu H kết nối theo hình thức mắc xâu chuỗi Hình 1.5 Cấu trúc pha mạch nghịch lưu CMH 5/3 Điện áp pha – tâm nguồn chiều (Uxg) xác định từ Vag Vbg Vcg Vag1 Vag Vbg Vbg 2 Vcg Vcg3 1.5 Kết luận chương Mạch nghịch lưu đa bậc sử dụng cấu trúc cấu trúc chuẩn (kiểu diode kẹp kiểu cascade) cấu trúc lai (CDC hay CMH) Cấu trúc chuẩn có ưu điểm đơn giản, dễ hiểu, dễ tính toán Ngược lại, cấu trúc lai cấu tạo phức tạp có nhiều ưu điểm giảm linh kiện công suất (với số bậc nghịch lưu) nên áp dụng nhiều cần mạch nghịch lưu với số bậc lớn CHƯƠNG CÁC THUẬT TOÁN ĐIỀU CHẾ TRONG NGHỊCH LƯU ĐA BẬC 2.1 Phương pháp điều chế độ rộng xung (sinPWM) Ưu điểm sau:  Đơn giản, dễ thực  Việc điều chỉnh điện áp tần số thông qua điều chỉnh biên độ tần số điện áp điều khiển đưa vào mạch điều chế Vx Nhược điểm:  Điện áp common mode lớn  Khơng tối ưu hóa giảm số lần chuyển mạch nên tổn hao lớn  Chỉ số điều chế m giới hạn 0.866 2.2 Phương pháp PWM cải biến ( SFO-PWM) Mỗi điện áp điều khiển (VxSFO) điện áp điều khiển phương pháp sinPWM cộng thêm thành phần điện áp gọi điện áp offset (Voffset) Tức V : O xSF Vx Voffset Hàm offset minimum common mode hay midimum common mode Phương pháp cho phép điều khiển tuyến tính lên đến số mmax =0.91 2.3 Phương pháp điều chế vectơ không gian a) b) Hình 2.1 Mạch nghịch lưu NPC bậc (a) vector khơng gian (b) Vector điện áp điều khiển tính tốn qua vector sở lân cận Do đó, nội dung phương pháp tính thời gian ứng với vector sở V.Ts =V1.T1 +V2 T2 +V3.T3 Ưu điểm giải thuật chọn vectơ khơng (redundant) cách phù hợp để giảm tổn hao [2], [5] Nhược điểm giải thuật việc xác định giá trị Ti tốn nhiều thời gian khó khăn nguồn chiều sử dụng khác không ổn định [20] 2.4 Các nghiên cứu giải thuật tối ưu nghịch lưu đa bậc Nghiên cứu tối ưu THD tổn hao qua việc chọn tần số sáng mang phù hợp tác giả R.Seyezhai- L.Mathur [33], M G Hosseini Aghdam - S H Fathi G B Gharehpetian [14][15], C Rech- J R Pinheiro [4], C.GovindarajuDr.K.Baskaran [3], M G Hosseini Aghdam, S H Fathi, G B Gharehpetian Nghiên cứu giảm THD tổn hao chuyển mạch sở thay cấu hình nghịch lưu chuẩn nghịch lưu hybrid kiểu CMH sóng mang kiểu PD tác giả C.Govindaraju- Dr.K.Baskaran Nghiên cứu giảm số vector biểu diễn Rodríguez Nghiên cứu đơn giản, nhiên có mặt hạn chế là: - Khơng áp dụng cho tỷ số điều biên thấp hệ số méo dạng THD cao, phương pháp áp dụng cho nghịch lưu có số bậc cao vùng tỷ số điều biên cao; - Có sai biệt chọn vector nghịch lưu gần vector chuẩn; - Dung lượng bảng truy xuất lớn với bậc nghịch lưu có bảng truy xuất khác nhau; - Không sử dụng tối ưu tổ hợp vector điện áp nghịch lưu CHƯƠNG 3: THIẾT KẾ MƠ HÌNH THỰC NGHIỆM Mơ hình thực nghiệm thiết kế nhằm mục đích thực nghiệm kiểm chứng giải thuật đề xuất chương Mơ hình thực nghiệm thiết kế thi công phải đảm bảo yêu cầu sau:  Giải yêu cầu thực nghiệm với giải thuật đề xuất mở rộng cho giải thuật khác số lần chuyển mạch pha có dòng áp v +v +v = 3.(n-1) mãn rb rc tức thời lớn phải sơ đồ vector tổng thể, phân bố vectơ biến tần ảo sơ đồ lục giác PWM bậc thông thường sơ đồ ta Sơ đồ vùng tam giác vector giải thuật loại Hình 5.2 Phân tích giải thuật triệt tiêu điện áp CMM nghịch lưu pha bậc Các giá trị K1, K2, K3 K14 thực giải thuật trước Điều kiện chọn vector điều khiển sau: Bảng 5.2 Điều kiện vector biểu diễn giải thuật vector triệt tiêu CMM Điều kiện 3.(n-1) 3.(n-1) Các vector -(L +L +L )= A B C -(L +L +L )= A B C T [1,0,1] , [1,1,0] T [0,0,1] , [0,1,0] Bảng 5.3 Thứ tự biểu diễn vector 3.(n-1) -(L +L +L )= A Giá trị [ξA, ξB, ξC] [0,1,1] → [1,0,1] → [1,1,0] → [1,0,1]T → [0,1,1]T [0,1,1]T→ [1,1,0]T →[1,0,1]T → [1,1,0]T → [0,1,1]T [1,1,0]T→ [1,0,1]T →[0,1,1]T → [1,0,1]T → [1,1,0]T [1,0,1]T→ [1,1,0]T →[0,1,1]T → [1,1,0]T → [1,0,1]T [1,0,1]T→ [0,1,1]T→ [1,1,0]T → [0,1,1]T → [1,0,1]T [1,1,0]T→ [0,1,1]T→ [1,0,1]T → [0,1,1]T → [1,1,0]T [ξ+, ξ0, ξ-] [ξ+, ξ-, ξ0] [ξ-, ξ0, ξ+] [ξ-, ξ+, ξ0] [ξ0, ξ+, ξ-] [ξ0, ξ-, ξ+] T C s1 → s2 → s3 → s2 → s1 Thứ tự vector biểu diễn T B Bảng 5.4 Thứ tự biểu diễn vector T 3.(n-1) -(L +L +L )= A Giá trị [ξA, ξB, ξC] Thứ tự vector biểu diễn T C s1 → s2 → s3 → s2 → s1 [ξ+, ξ0, ξ-] [ξ+, ξ-, ξ0] [ξ-, ξ0, ξ+] [ξ-, ξ+, ξ0] [ξ0, ξ+, ξ-] [0,0,1] → [0,1,0] → [1,0,0] → [0,1,0]T → [0,0,1]T [0,1,0]T→ [0,0,1]T → [1,0,0]T→ [0,0,1]T → [0,1,0]T [1,0,0]T→ [0,1,0]T → [0,0,1]T→ [0,1,0]T → [1,0,0]T [1,0,0]T→ [0,0,1]T → [0,1,0]T→ [0,0,1]T → [1,0,0]T [0,0,1]T→ [1,0,0]T → [0,1,0]T→ [1,0,0]T → [0,0,1]T [ξ0, ξ-, ξ+] [0,1,0] → [1,0,0] → [0,0,1] → [1,0,0] → [0,1,0] T T B T T T T T ξ+ giá trị ξ ứng với pha có dòng tải áp pha cực đại pha ξ- giá trị ξ ứng với pha có dòng tải áp pha cực tiểu pha ξ0 ξAξBξC(ξ+ +ξ- ) Lúc xác định thời gian vector sở Nếu ξa ξb ξc K1 =ξ- ; K2 =ξ0 ; K3 =ξ+ Nếu ξa ξb ξc K1 =1-ξ+ ; K2 =1-ξ- ; K3 =1-ξ0 Các kết khảo sát giải thuật vector triệt tiêu điện áp common mode với sai số điện áp điều khiển cực tiểu tiêu chí THD40 tỉ lệ phần trăm thành phần hài bậc cao theo tiêu chuẩn EN6100-2-2 trình bày hình 5.3 hình 5.4 Hình 5.3 So sánh THD40 cấu hình nghịch lưu 5, 7, bậc áp dụng giải thuật vector triệt tiêu điện áp common mode so với tiêu chuẩn EN61000-2-2 a) b) c) d) a) hài bậc 5, b) hài bậc c) hài bậc 11 d) hài bậc 13 Hình 5.4 Khảo sát sóng hài giải thuật áp dụng giải thuật vector triệt tiêu điện áp common mode với cấu hình nghịch lưu 5, 7, bậc Kết so sánh cho thấy giải thuật đề xuất có khả triệt tiêu điện áp common mode yêu cầu Các vector sử dụng có sai biệt điện áp điều khiển bé đảm bảo khả giảm độ méo hài tổngTHD so với giải pháp khác Việc giảm chuyển mạch vùng điện áp dòng điện lớn đảm bảo tính tối ưu giảm tổn hao chuyển mạch Với tiêu chuẩn EN61000-2-2, cấu hình nghịch lưu phù hợp áp dụng giải thuật cấu hình có số bậc nên từ trở lên có số điều chế phù hợp 5.3 Kết luận chương Các giải thuật giảm số vector biểu diễn thực tối ưu giảm tổn hao chuyển mạch triệt tiêu điện áp common mode đề xuất phù hợp với hàm mục tiêu ban đầu Điện áp common mode triệt tiêu vấn đề giảm tổn hao đảm bảo Cả giải thuật sử dụng hàm tốn đơn giản áp dụng giải thuật cách dễ dàng Các điện áp điều khiển tạo từ giải thuật có sai biệt nhỏ so với điện áp điều khiển ban đầu Giải thuật sử dụng vector có số chuyển mạch lại phù hợp với mạch nghịch lưu từ bậc trở lên với số điều chế phù hợp cho cấu hình Tuy có số chuyển mạch nhiều giải thuật vector lại có ưu điểm cấu hình nghịch lưu bậc thấp áp dụng với bậc nhỏ Vì vậy, có phối hợp giải thuật cấu hình để đạt kết khả quan CHƯƠNG GIẢI THUẬT PHỐI HỢP GIẢM TỔN HAO DO SỰ CHUYỂN MẠCH VÀ KHỐNG CHẾ SAI BIỆT ĐIỆN ÁP ĐIỀU KHIỂN Nguyên lý giải thuật chọn cách thức điều chế hay hai hay ba vector cho sai biệt điện áp điều khiển nằm giới hạn cho phép xác định trước số chuyển mạch thấp Nếu gọi module vector sai biệt điện áp điều khiển tính tốn từ giải thuật e1 vector K minmidmin 2K e1 mid KK e2 module vector sai biệt điện áp điều khiển tính tốn từ giải thuật vector e2 3.Kmin / e3 module vector sai biệt điện áp điều khiển tính tốn từ giải thuật vector e3 e module vector sai biệt điện áp điều khiển xác định từ giải thuật phối hợp gọi emax sai số cực đại cho phép giải thuật đề xuất Thì e vrx vx emax Hình 6.1 Phân tích vector điều khiển Vx theo giải thuật phối hợp Do dựa vào emax để lựa chọn giải thuật 1, hay vector giảm tổn hao khống chế giá trị sai biệt điện áp điều khiển theo giá trị đặt trước tam giác điều khiển chia thành vùng I, II III ứng với giải thuật 1, vector hình 6.1b Các vector điều khiển X nằm gần đỉnh (trong vùng I) dời đỉnh tương ứng để có tối ưu hóa giảm chuyển mạch Các vector điều khiển nằm xa đỉnh chưa nằm vào vùng III thực giải thuật vector dời cạnh Cuối vector điện áp điều khiển X nằm vùng III thực xác định theo giải thuật vector Do giải thuật giảm tổn hao vector có độ sai biệt điện áp điều khiển lớn nên emax e1,max Hình 6.2 Phân tích điện áp điều khiển pha với e%=35%, nghịch lưu bậc Hình 6.2 phân tích điện áp điều khiển thực phối hợp giải thuật tối ưu giảm tổn hao 1, vector với e%=35% tức emax=0.202 Kết cho thấy điện áp điều khiển bé nằm vòng tròn C1 tương ứng tỉ số điều chế m