thiết kế đồng hồ bấm giây dùng ic 74190 và mô phỏng trên protues 8.5. Bài tập lớn môn vi mạch tương tự và vi mạch số do nhóm 4 điện 1 k10 trường đại học công nghiệp hà nội làm.N gày nay ngành kỹ thuật điện tử có vai trò rất quan trọng trong cuộc sống của chúng ta. Các hệ thống điện tử ngày càng đa dạng và phong phú. Nó đã và đang trợ giúp , thay thế con người thực hiện các công việc hàng ngày, từ những công việc đơn giản đến phức tạp như điều khiển khiển tín hiệu đèn giao thông, đo tốc độ động cơ hay các đồng hồ số... Các hệ thống này có thể thiết kế theo hệ thống tương tự hoặc hệ thống số. Tuy nhiên, trong các hệ thống điện tử thông minh hiện nay, người ta thường sử dụng hệ thống số hơn là các hệ thống tương tự bởi các ưu điểm vượt trội mà hệ thống mang lại đó là: độ tin cậy cao, giá thành thấp, dễ dàng thiết kế, lắp đặt và vận hành …
LỜI NÓI ĐẦU N gày ngành kỹ thuật điện tử có vai trò quan trọng sống Các hệ thống điện tử ngày đa dạng phong phú Nó trợ giúp , thay người thực công việc hàng ngày, từ công việc đơn giản đến phức tạp điều khiển khiển tín hiệu đèn giao thông, đo tốc độ động hay đồng hồ số Các hệ thống thiết kế theo hệ thống tương tự hệ thống số Tuy nhiên, hệ thống điện tử thông minh nay, người ta thường sử dụng hệ thống số hệ thống tương tự ưu điểm vượt trội mà hệ thống mang lại là: độ tin cậy cao, giá thành thấp, dễ dàng thiết kế, lắp đặt vận hành … Như ta biết sống hay sử dụng đồng hồ bấm giây Ví thi chạy, thi bơi để đánh giá xác thành thích vận động viên khơng thể thiếu đến đồng hồ bấm giây Sau thời gian học tập lý thuyết, thực hành tìm hiểu tài liệu môn VI MẠCH TƯƠNG TỰ VÀ VI MẠCH SỐ, với giảng dạy nhiệt tình thầy Nguyễn Văn Vinh chúng em có nhiều kiến thức môn học, biết cách sử dụng áp dụng vào sống Đề tài nhóm em là: “THIẾT KẾT MẠCH ĐỒNG HỒ BẤM GIÂY Bài tập lớn “VI MẠCH TƯƠNG TỰ & VI MẠCH SỐ” gồm chương: CHƯƠNG I : Các sở lý thuyết liên quan Giới thiệu tổng hợp mạch tổ hợp, mạch dãy mạch dao động CHƯƠNG II : Thiết kế mạch đồng hồ bấm giây CHƯƠNG III : Xây dựng chương trình mơ phần mềm Proteus 8.4 CHƯƠNG IV: Tổng kết Trong trình làm đề tài này, chúng em cố gắng tìm hiểu trình bày rõ ràng, xác Tuy nhiên, kiến thức lực hạn hẹp nên việc thực đề tài nhiều thiếu sót, kính mong nhận thơng cảm góp ý thầy giáo để đồ án hoàn thiện Em xin chân thành cảm ơn! CHƯƠNG I: TÌM HIỂU CHUNG VỀ MẠCH TỔ HỢP, MẠCH DÃY VÀ MẠCH DAO ĐỘNG Bài 1: Tổng hợp mạch logic tổ hợp 1.1 Khái quát Mạch logic tổ hợp mạch logic, giá trị logic tín hiệu khơng phụ thuộc vào trạng thái cũ mạch, mà hoàn toàn xác định giá trị logic cửa vào mạch thời điểm Khi tổng hợp mạch logic tổ hợp ta cần tuân thủ bước đây: - Lập bảng chức logic mạch, bảng chân lí hay bảng trạng thái, bảng giá trị biến tương ứng với tổ hợp biến vào - Từ bảng trạng thái xác định biểu thức hàm logic bảng nơ - Tiến hành tối thiểu hóa hàm logic đưa dạng thuận lợi để khai triển hàm thông qua mạch logic 1.2 Các phương pháp tối thiểu hóa hàm logic Có nhiều phương pháp để tối thiểu hóa hàm logic Ở giới thiệu phương pháp Tối thiểu hóa hàm logic cách sử dụng định luật đại số logic Tối thiểu hóa hàm logic biểu đồ các-nơ Tối thiểu hóa hàm logic biểu đồ nơ gọi phương pháp dùng hình vẽ Phương pháp gồm bước sau: Bước : Mô tả hàm logic, nghĩa là, đưa hàm logic cần tối thiểu hóa dạng chuẩn tắc tổng đầy đủ (dạng tổng tích, dạng OR-AND ) dạng chân lí hàm số Mỗi tích gồm đầy đủ biến nguyên biến, biến có giá trị 1, phủ định biến, có giá trị khơng không lần Bước : Lập bảng nơ cho hàm logic cần tối thiểu hóa theo chân lí lập Số bảng số tích ( n ) hàm logic Mỗi tích (theo hàng, cột) cạnh có biến thay đổi giá trị Các ô tạo thành hàng cột : đầu hàng, cột ghi tổ hợp biến tương ứng Các hàng, cột kề đối xứng khác biến Trong ô ghi giá trị hàm số tương ứng với tích biến ( 1) Có thể ghi bổ sung thứ tự ô theo số hệ đếm thập phân Bước 3: Lập nhóm độc lập, ta quan tâm đến mà hàm số có giá trị Nhóm có thành nhóm gồm có kề kể biên miền, số nhóm 1, 2,4,8…ô (là hàm mũ n ), cho ô liền kề có biến thay đổi giá trị Trong đó, tham gia vào vài nhóm khác Các nhóm độc lập phải khác Các nhóm lập phải phủ hết có giá trị bảng Bước : Viết biểu thức hàm logic tối thiều hóa dạng tổng tích Tương ứng với nhóm thành lập tích biến sau loại biến thay đổi giá trị nhóm Viết biểu thức hàm logic tối thiểu hóa : tổng tích xác đinh, sử dụng tích số nhóm cho chúng phủ hết ô có bảng 1.3 Tổng hợp hàm logic ràng buộc Khái niệm hàm logic ràng buộc Hàm số n biến có 2n tổ hợp biến, tương ứng với tổ hợp biến hàm số có giá trị Nhưng có trường hợp, với số tổ hợp biến số hàm số biến khơng xác định giá trị theo điều kiện Phần tử ràng buộc hay số hạng ràng buộc tổ hợp biến tương ứng với trường hợp hàm số không xác định, số hạng ràng buộc Điều kiện ràng buộc biểu thức logic tạo tổng bào phần tử ràng buộc, điều kiện ràng buộc Hàm logic ràng buộc hàm số logic xác định với điều kiện ràng buộc Để mô tả hàm logic ràng buộc thường sử dụng bảng chân lí, biểu thức logic dung bảng nô Trong bảng chân lí giá trị hàm số tương ứng với số hạng ràng buộc đánh dấu “x” Ví dụ, bảng chân lí hàm logic ràng buộc biến dạng tổng tích bảng 1.3 Hàm số có phần tử ràng buộc tổ hợp biến thứ 4,5,6 có tích tương ứng C.B A , C.B A , C.B A Khi biểu diễn hàm logic ràng buộc biểu thức viết biểu thức logic hàm số cần viết kèm theo điều kiện ràng buộc Ví dụ hàm ràng buộc dạng chuẩn tắc đầy đủ bảng 1.3 với điều kiện ràng buộc : Z(C,B,A) = CBA với C.B A + C.B A +C.B A = Hay viết gọn Z(C,B,A)=∑(7) với N=4,5,6 Bảng 1.3: Bảng chân lí hàm logic ràng buộc biến dạng tổng tích Hoặc viết dạng chuẩn tắc đầy đủ hàm Z có bảng chân lí bảng 1.3 là: Z (C , B, A) = (C + B + A)(C + B + A)(C + B + A )(C + B + A) Với (C + B + A)(C + B + A)(C + B + A) =0 Hay viết gọn Z(C,B,A)=∏(0,1,2,3) với N=4,5,6 Khi dùng bảng các-nô để mô tả hàm logic ràng buộc ta sử dụng dấu “x” ô ứng với tổ hợp biến số hạng ràng buộc Ví dụ hàm số mơ tả bảng chân lí bảng 1.3 có nơ hình: Hình1.3 Bảng Các nơ hàm logic ràng buộc biến Tối thiểu hóa hàm logic ràng buộc Cũng sử dụng phương pháp khác để tối thiểu hóa hàm logic ràng buộc Trong mục giới thiệu phương pháp tối thiểu hóa công thức dùng bảng Các nô Phương pháp tối thiểu hóa cơng thức, ngồi việc sử dụng quan hệ logic biết, ta dựa vào để là, điều kiện ràng buộc luôn 0, nên sử dụng để them vào biểu thức mô tả hàm số dạng OR-AND, loại khỏi biểu thức mơ tả hàm số, thân hàm số logic ràng buộc tương ứng khơng thay đổi Trên sở sử dụng cơng thức định lí đại số để tối thiểu hóa hàm logic ràng buộc Trong phương pháp tối thiều hóa hàm logic ràng buộc bảng Các nơ Trong phương pháp tối thiều hóa hàm logic ràng buộc bảng Các nô ta việc mô tả hàm logic ràng buộc bảng nơ Ta sử dụng có dấu “x” (tương ứng với tổ hợp phần tử ràng buộc) với hàm logic ràng buộc có giá trị để lập nhóm để tối thiểu hóa 1.4 Bộ mã hóa giải mã Bộ mã hóa nhị-thập phân (Bộ mã hóa BCD) Bộ mã hóa nhị-thập phân mạch điện có nhiệm vụ chuyển 10 chữ só hệ thập phân thành mã hệ nhị phân Dạng mã gọi bã BCD (Binary Code Decimal) Vậy, mạch điện mã hóa có 10 đầu vào tương ứng với 10 chữ số cần mã hóa Ta kí hiệu thứ tự y ,y1 ,y2 ,y3 ,y4 ,y5 ,y6 ,y7 ,y8 ,y9 Ta có số kí tự cần mã hóa N=10 Số bit mã nhị phân n, cho n>N Cụ thể n = 4, ta có số trạng thái 24=16>N=10, ta cần mã hóa 10 số, dư tổ hợp Ứng với tổ hợp biến có biến vào có giá trị logic ( chữ số cần mã hóa thời điểm đó) Các bit mã nhị phân kí hiệu A,B,C,D (D có trọng số cao nhất) , ta chin 10 16 trạng thái Ví dụ theo bảng chân lí cho mã hóa bảng 1.4 Trọng số bit D,C,B,A giảm dần tương ứng 8,4,2,1 Bởi mã nhị-thập phân gọi mã 8421 Bảng 1.4 Bảng chân lí mã hóa BCD theo 8421 Biểu thức logic cho biến ứng với ía trị biến vào có logic dùng cổng NAND: D = y8 + y9 = y8 y9 C = y4 + y5 + y6 + y7 = y4 y5 y6 y7 B = y2 + y3 + y6 + y7 = y2 y3 y6 y7 A = y1 + y3 + y5 + y7 + y9 = y1 y3 y5 y7 y9 Sơ đồ logic mã hóa nhị-thập phân theo mã 8421 hình vẽ Trên sơ đồ khơng thấy có biến vào y0, mà cần hiểu mặc định Khi có DCBA=0000, cửa vào có y0 =1 mã nhị phân số hệ thập phân Bộ giải mã nhị-thập phân (bộ giải mã BCD) Bộ giải mã BCD có cửa vào bit nhị phân, kí hiệu chúng theo trọng số giảm dần DCBA Có cửa 10 số hệ thập phân (số đến 9), kí hiệu chúng y0 ,y1 ,y2 ,y3 ,y4 ,y5 ,y6 ,y7 ,y8 ,y9 Ứng với tổ hợp biến vào có biến xuất Quy định mức thấp (mức 0) mức tích cực biến Bảng 1.5 Bảng chân lí giải mã BCD theo mã 8421 Để tối thiểu hóa biểu thức biến ta xây dựng biểu đồ nô cho phủ định biến từ y0 đến y9 Dùng bảng lập để tối thiểu hóa với lập nhóm vậy, ta biểu thức tối thiểu biến giải mã BCD với, y9 = D A , y8 = D A , y7 = C.B A , y6 = C.B A , y5 = C.B A , y = C B A , y3 = C B A , y2 = C B A , y1 =D.C B A , y0 = D.C B A Rồi lấy phủ định lần , biến giải mã BCD y9 = D A , y8 = D A , y7 = C.B A , y6 = C.B A , y5 = C.B A , y4 = C B A , y3 = C B A , y2 = C B A , y1 = D.C B A , y0 = D.C B A Sơ đồ logic giải mã mạch logic NAND hình vẽ Từ ngun lí phân tích người ta chế tạo vi mạch giải mã BCD loại có mật độ tích tụ trung bình (MSI) Hình 1.5 Sơ đồ nguyên lý giải mã BCD 1.5 Tìm hiểu IC giải mã đoạn 74LS47 1.5.1 Sơ đồ chân chức chân Khảo sát 74LS47 Với mạch giải mã ta dùng 74LS47 Đây IC giải mã đồng thời thúc trực tiếp led đoạn loại Anode chung ln có ngõ cực thu để hở khả nhận dòng đủ lớn Sơ đồ chân IC sau : Hình 2.1.15 Kí hiệu khối chân 74LS47 Đây IC giải mã từ BCD sang mã LED vạch với chân đầu vào chân đầu với chức chân sau: + Chân 1, 2, 6, 7: Chân liệu BCD vào liệu lấy từ IC đếm + Chân 9, 10, 11, 12, 13, 14, 15: Các chân tác động mức thấp (0) nối với LED + Chân 8: Chân nối GND + Chân 16: Chân nối Vcc = 5V + Chân 4: chân không cần biết theo datasheet cho lên Vcc + Chân 5: Ngõ vào xố dợn sóng RBI để không hay nối lên cao không dùng để xố số 0( số trước số có nghĩa hay số thừa bên trái dấu chấm thập phân) +Chân 3: chân cho lên Vcc Hình 2.1.16 Cấu trúc bên 74LS47 dạng số hiển thị 1.5.2 Nguyên lý hoạt động Hoạt động IC tóm tắt theo bảng Nhận thấy ngõ mạch giải mã tác động mức thấp (0) led tương ứng sáng • Ngoài 10 số từ đến giải mã, mạch giải mã trạng thái khác, khơng dùng đến (ghi 2) • Để hoạt động giải mã xảy bình thường chân LT BI/RBO phải mức cao • Muốn thử đèn led để led sáng hết kéo chân LT xuống thấp (ghi 5) • Muốn xố số (tắt hết led) kéo chân BI xuống thấp (ghi 3) Khi cần giải mã nhiều led đoạn ta ghép nhiều tầng IC, muốn xố số vơ nghĩa trước nối chân RBI tầng đầu xuống thấp, chân RBO xuống thấp nối tới tầng sau muốn xố tiếp số vơ nghĩa tầng (ghi 4) Riêng tầng cuối RBI để trống hay để mức cao để hiển thị số cuối Ví dụ : Hãy xem ứng dụng mạch giải mã led đoạn : • Hình 2.1.14 Ứng dụng mạch giải mã 74LS47 10 Hình 3.4 : Sơ đồ cấu trúc IC555 Cấu tạo IC 555 gồm có : Cầu phân áp gồm điện trở R1 = 5K Ω nối từ nguồn dương xuốn mass cho 3 hai điện áp chuẩn : U CC U CC A1 A2 hai IC KĐTT mắc theo kiểu so sánh có ngưỡng lật lấy 3 trêncầu phân áp gồm 3R1 U CC A2 U CC A1 Tín hiệu đầu A1 đưa tới đầu vào R Trigơ RS (tín hiệu phụ thuộc vào tín hiệu so sánh chân 6) Tín hiệu đầu A2 đưa tới đầu vào S Trigơ RS (tín hiệu phụ thuộc vào tín hiệu so sánh chân 2) Trigơ RS mạch lưỡng ổn kích bên Khi chân set (S) có điện áp cao điện áp kích đỏi trạng thái Trigơ làm ngõ Q lên mức cao ngõ Q xuống mức thấp Khi chân Reset (R) có điện áp cao điện áp kích đỏi trạng thái Trigơ làm ngõ Q lên mức cao ngõ Q xuống mức thấp Khi chân Reset (R) chân set (S) có mức điện áp thấp chuyển từ mức điện áp cao mức điện áp thấp trạng thái đầu Trigơ RS nguyên Khi chân Reset (R) chân set (S) có mức điện áp cao trạng thái đầu Trigơ RS không xác định Mạch Ouput mạch khuyếch đại ngõ để tăng độ khuyếch đại dòng cấp cho tải Đây mạch khuyếch đại đảo có ngõ vào chân Q Trigơ RS , nên Q 25 có mức cao ngõ chân có mức điện áp thấp ( ≈ 0V) ,và ngược lại Q có mức thấp ngõ chân có mức điện áp cao ( ≈ Ucc) Tranzitor T0 có chân E nối vào điện áp chuẩn khoảng 1,4V , nên cực B nối ngồi chân có điện áp cao 1,4V T khố khơng ảnh hưởng tới hoạt động mạch Khi chân mắc vói điện trở nhỏ nối mass T mở bão hồ ,làm đầu chân có điận áp thấp Chân gọi chân Rsset, có nghĩa Rsset IC 555 bất chấp trạng thái nõ vào khác Khi sử dụng không dùng chức Rsset nối chân lên mức điện áp cao để tránh mạch bị Rsset nhiễu Tranzitor T có cực C để hở nối chân Do cức B phân cức mức điện áp Q nên Q có mức cao T mở bão hồ cực C T coi nối mass, lúc ngõ chân có mức điện áp thấp ( ≈ 0V) ,và ngược lại Q có mức thấp T khố cức c bị hở mạch , lúc ngõ chân có mức điện áp cao ( ≈ Ucc) Chân thường nối với tụ có dung lượmg nhỏ khoảng 0,01 µF , rối nối xuống mass để lọc nhiễu tần số cao làm ảnh hưởng tới điện áp chuẩn U CC 3.3.2 Nguyên lý hoạt động Hình 3.5 : Mạch tạo xung đơn giản Đây sơ đồ nguyên lý mạch phát xung vuông đơn giản dùng IC555 Muốn tạo dẫy xung liên tục ta tiến hành ghép vi mạch với tụ điện điện trở hình vẽ Để hiểu rõ nguyên lý hoạt động phát xung vi mạch 555 ta quan sát sơ đồ trải vi mạch 555 hình sau 26 4 +Ucc G3 R RA XUNG RA R RB G4 D R _OA1 2Ucc Qn Dn Qn + G1 C G2 _ Ucc C Q S OA2 + D T R Ura X1 C F CD C X2 D16 -Uph B X1 X1 + X2 WR7 FCD -Ucc TÝn hiƯu dßng (-) R26 R24 R25 Đ iện áp ng ỡ ng khâ u ng¾ t (+) FCD X2 R23 R21 D14 _ 0A3 + C10 R28 R31 U® k1 U® k2 R29 C11 R27 _ OA5 + Tr12 R32 R35 R33 C12 R30 Uc® U®k R34 B Tr11 D15 D18 D17 GND R22 A A Title Size Number Revision B Date: File: 4-Jul-2001 A:\HH03.SCH Sheet of Drawn By: Hình 3.6 Sơ đồ trải 555 mạch phát xung chủ đạo Phần đóng khung nét đứt vi mạch 555, có cấu tạo từ phần tử khuếch đại thuật toán OA1, OA2 Trigơ R-S Trong hai khuếch đại thuật toán mắc theo kiểu mạch so sánh có điện áp ngưỡng lấy phân áp dùng điện trở có giá trị R Với cách mắc điện áp ngưỡng mạch so sánh OA2 OA1 Quan sát sơ đồ ta thấy điện áp tụ C đặt tới đầu vào lại hai mạch so sánh nên giá trị điện áp tụ định trạng thái chúng Nguyên lý hoạt động mạch phát xung: UC 2Ucc/3 Ucc/3 Ura t1 t2 tn t3 t4 t5 t6 t t T Hình 3.7: Giản đồ thời gian điện áp mạch phát xung 27 * Giả sử thời điểm đầu (t = 0) điện áp tụ C UC = 2Ucc đầu OA1 có mức logic “1” đầu OA2 có mức logic “0”, đầu có mức logic “1” (R = 1, S = 0), tranzitor T thông Tụ C phóng điện qua R B, qua T mát làm cho điện áp giảm dần Đầu mạch phát xung khơng có xung (mức logic “0”) Khi Ucc 2Ucc < UC < 3 đầu OA1 OA2 có mức logic “0” trigơ giữ nguyên trạng thái (R = 0, S = 0), T mở, tụ C tiếp tục phóng điện, điện áp tiếp tục giảm, xung mức logic “0” Đến thời điểm t1 U C ≤ Ucc , đầu OA2 có mức logic “1”, đầu OA1 có mức logic “0”, nhận trị “0” (R = 0, S = 1) Qua cổng NAND ta nhận xung mức logic “1”, đồng thời tranzitor T khoá tụ C nạp từ +U CC → RA → RB → C → mát Quá trình tụ nạp điện áp tăng dần theo biểu thức sau: − Uc = U CC (1 − e t (R A + R B ).C t − U ) + CC e (R B + R A ).C (4-35) Trong khoảng thời gian điện áp tụ thoả mãn: Ucc Ucc > UC ≥ đầu 3 so sánh nhận trị “0”, trigơ giữ nguyên trạng thái (R = 0, S = 0), xung tồn mức logic “1”, T khóa tụ C tiếp tục nạp điện Cho đến thời điểm t2, UC ≥ 2UCC/3 đầu OA1 chuyển trạng thái lên mức logic “1”, đầu OA2 giữ nguyên trạng thái, nhận trị “1” (R =1, S = 0), xung nhận mức logic “0” đồng thời T thơng bão hồ, tụ C phóng điện, hoạt động mạch lặp lại trình từ ÷ t1 Kết ta thu dẫy xung vuông đầu chân vi mạch 555 Để thay đổi tần số xung thay đổi số thời gian phóng, nạp tụ 28 C cách thay đổi giá trị điện trở RA RB Thời gian để điện áp tụ nạp từ giá trị U CC/3 đạt đến giá trị 2UCC /3 ta tính theo cơng thức sau: tn tn − 2U CC U CC −(R A +R B ).C (R A +R B ).C = e + U CC.1−e 3 Đơn giản phương trình ta : −tn U Ucc (R A +R B ).C e = CC 3 Ln hai vế: tn = (R A + R B ).C ln2 ≈ 0,69.(R A + R B ).C (4-36) Trong khoảng từ ÷ t1 tụ C phóng điện từ giá trị ban đầu 2UCC /3 đến UCC /3 t Biểu thức điện áp tụ: − Uc(t) = Ucc.e R B C (4-37) − Tại t = t1: U CC = Ucc.eR B C 3 Với số thời gian phóng tụ C = R B C ln ≈ 0,69.R B C 3.4 Thiết kế tính tốn mạch tạo dao động tần số 100Hz (chu kì 0.01s) Chu kỳ T dãy xung ra: T = tn + = 0,69(RA + RB).C + 0,69RB.C = 0,69(RA + 2RB).C Chọn RA=RB= 48 K Ω => C=0.1 µ F Ta cho thêm biến trở R để điều chỉnh cho số xung 100 29 CHƯƠNG II: THIẾT KẾ MẠCH ĐỒNG HỒ BẤM GIÂY PHÂN TÍCH VÀ GIẢI QUYẾT VẤN ĐỀ Sau tìm hiểu đề tài, với hướng dẫn thầy giáo, em nhận thấy đề tài “ Mạch đồng hồ bấm giây “ có nhiều phương pháp cách làm Phân tích chi tiết khối: KHỐI 1: KHỐI TẠO DAO ĐỘNG Để tạo xung dao động 100Hz, bạn dùng nhiều cách, dùng IC số, dùng thạch anh chia tần, có cách sử dụng IC555 phổ biến Việc dễ lắp ráp, điều chỉnh, sử dụng khiến cho mạch biết tới rộng rãi KHỐI 2: KHỐI ĐẾM XUNG Dùng IC 74LS190- Đếm nhị phân đồng thuận với Kd = 10 KHỐI 3: KHỐI GIẢI MÃ Dùng IC 74LS47 giả mã BCD để hiển thị led KHỐI 4: KHỐI HIỂN THỊ Dùng led thanh(loại Anot chung) 30 KHỐI 5: KHỐI ĐIỀU CHỈNH Ta dùng nút nhấn để start stop mạch PHÂN TÍCH CÁC KHỐI LÀM VIỆC 2.1 Khối tạo dao động 100Hz ( chu kì 0.01s) IC 555 có nhiệm vụ tạo số 100Hz đầu (chân 3) để cấp cho khối giây đồng hồ số Xung đầu có dạng xung vng ổn định 100 chu kì xung tương ứng với giây Hình1.1 Sơ đồ nguyên lý Hình 1.2 Dạng xung đầu chân IC 555 2.2 Khối phần trăm giây 31 Khối có nhiêm vụ hiển thị giá trị từ 00 đến 99 Khi khối % giây đếm đến giá trị 99 sau chu kì xung giá trị đếm tự động reset “00”, đồng thời cấp xung cho khối đếm giây Tần số 100Hz đầu IC dao động 555 cấp cho khối % giây để đếm hàng đơn vị hàng chục hiển thị từ “0” tới “9” 2.3 Khối giây Khối giây có nhiệm vụ hiển thị giá trị từ “00” đến “59” Khi khối giây đếm đến giá trị “59” sau chu kì xung giá trị đếm tự động reset “00” bắt đầu vòng Tấn số 1Hz đầu IC 74190 khối phần trăm giây cấp cho khối giây để đếm Hàng đơn vị đếm giá trị từ “0” đến “9”, hàng chục đếm từ “0” đến “5” Cứ sau chu kì xung cung cấp khối giây đếm tăng giá trị Ở ta phải sư dụng đếm 10 cho hàng chục(c) hàng đơn vị(dv) 2.4 Nguyên lý hoạt động Khi mạch cấp nguồn, khối tạo dao động IC 555 tạo xung vng có chu kì 0,01 giây Khi ta ấn nút button xung đưa vào chân đếm IC đơn vị khối phần trăm giây Khối đếm xung vào hiển thị giá trị đếm Led, xung đếm tương ứng với 1% giây Khi khối đếm giây đếm hết 99% giây tạo xung cấp vào chân IC hàng đơn vị khối giây reset khối % giây bắt đầu đếm lại giá trị ban đầu Mỗi xung đếm tương ứng với giây hiển thị Led Khi khối giây đếm hết 59 giây reset 00 đếm lại giá trị ban đầu Khi đồng hồ bấm giây chạy mà t nhả nút button mạch đếm dừng lại thời gian đếm hiển thị led 32 CHƯƠNG III: XÂY DỰNG CHƯƠNG TRÌNH MƠ PHỎNG MẠCH MƠ PHỎNG TỒN MẠCH Các linh kiện sử dụng mạch là: 3.1 IC tạo dao động 555 3.2 IC giải mã 74LS47 3.3 IC đếm 74190 3.4 Điện trở biến trở 3.5 Tụ điện 3.6 Nút ấn 3.7 Phần tử logic 3.7.1 Phần tử not Đây phần tử cộng logic cho phép đảo tín hiệu với Chân lí phép cộng logic bảng bên: 3.7.2 Phần tử nhân Phép nhân logic gọi phép AND 33 A Z 1 U3:B 7408 Bảng chân lý: A B Z=A.B 0 0 1 0 1 34 • Mở rộng Khi ta muốn tăng thời gian bấm giây, thêm khối phút khối Khối phút lấy tín hiệu từ cổng AND cổng khối giây cấp vào cổng 14 IC hàng đơn vị khối phút Khối lấy tín hiệu từ cổng AND cổng khối phút cấp vào cổng 14 IC hàng đơn vị khối Nguyên lý hoạt động mạch thêm khối khối phút là: Tín hiệu IC 555 tạo co tần số 100Hz cấp vào khối phần trăm giây Khi bấm nút button khối phần trăm giây chạy, chạy đến 99 cấp thêm xung khối phân trăm giây reset 00 cấp xung cho khối giây Khối giây chạy đến 59 khối phần trăm giây cấp thêm xung reset 00 cấp xung cho khối phút Khối phút chạy đến 59 khối giây cấp thêm xung reset 00 cấp xung cho khối Khối chạy đến 23 khối phút cấp thêm xung reset 00 bắt đầu vòng Khi đồng hồ chạy mà nhả nút button mạch dừng thời gian hiển thị led Khối phút: 35 Khối giờ: 36 Mạch tổng hợp: 37 CHƯƠNG IV: TỔNG KẾT Trên thực tế đồng hồ bấm giây điện tử đa dạng sử dụng phổ biến Chính có nhiều phương pháp thiết kế thực mạch đồng hồ bấm giây khác dùng IC số hay Vi xử lý Tuy mạch đồng hồ bấm giây dùng IC số có hạn chế định so với mạch đồng hồ bấm giây thực dùng Vi xử lý lại đơn giản nguyên lý hoạt động sinh viên bắt đầu học kỹ thuật số chưa biết Vi xử lý Và đồ án trình bày phương pháp thiết kế mạch đồng hồ sử dụng IC số Yêu cầu: Mạch hiển thị đủ giây, % giây led Mạch thiết kế IC số, không dùng vi xử lí Trong thời gian tìm hiểu thực đề tài em đạt kết sau: • Học hỏi nhiều bổ xung thêm kiến thức thực tế môn VI MẠCH TƯƠNG TỰ VÀ VI MẠCH SỐ lớp • Rèn luyện kỹ phân tích, thiết kế, tính tốn, mơ hiểu mạch số đơn giản • Có kỹ trình bày bố cục đồ án mơn • Trong q trình tìm hiểu em có dự định mở rộng để phát triển từ đồ án: Như thêm tính hiển thị thứ, ngày, tháng năm, âm lịch, dương lịch, nhiệt độ, báo thức Và em tìm hiểu thêm Vi xử lý để giải đề tài theo phương pháp nữa… Tuy nhiên thời gian cho phép em chưa khắc phục số hạn chế Một lần em xin chân thành cảm ơn thầy Nguyễn Văn Vinh nhiệt tình hướng dẫn truyền đạt kiến thức suốt trình học tập thực đồ án mơn Sinh viên thực Nhóm 38 Mục lục CHƯƠNG I: TÌM HIỂU CHUNG VỀ MẠCH TỔ HỢP, MẠCH DÃY VÀ MẠCH DAO ĐỘNG Mục lục 39 39 ... 100 29 CHƯƠNG II: THIẾT KẾ MẠCH ĐỒNG HỒ BẤM GIÂY PHÂN TÍCH VÀ GIẢI QUYẾT VẤN ĐỀ Sau tìm hiểu đề tài, với hướng dẫn thầy giáo, em nhận thấy đề tài “ Mạch đồng hồ bấm giây “ có nhiều phương pháp cách... vào Hình 2.5 Mạch đếm lên đồng mod 16 2.2.2 Đếm đồng lên xuống Ở hình 2.5 mạch đếm đồng lên, ta xây dựng mạch đếm đồng xuống giống cách làm với mạch đếm không đồng tức dùng đầu đảo FF để điều khiển... cấp cho khối giây đồng hồ số Xung đầu có dạng xung vuông ổn định 100 chu kì xung tương ứng với giây Hình1.1 Sơ đồ nguyên lý Hình 1.2 Dạng xung đầu chân IC 555 2.2 Khối phần trăm giây 31