CHƯƠNG 2
KHAO SAT CHIP VI DIEU KHIEN 89852
2.1 GIỚI THIÊU CHUNG
Chip vi diéu khién 89852 thuộc họ MCS-51 là họ vi điều khiển của hãng
Intel Chip 89S52 có một số đặc trưng cơ bản sau: _ Bộ nhớ chương trình bén trong: 8 KB (ROM) _ Bộ nhớ đữ liệu bén trong: 256 byte (RAM) _ Bộ nhớ chương trình bên ngoài: 64 KB (RAM) _ Bộ nhớ dữ liệu bên ngoài: 64 KB (RAMI
_ 4 port xuat nhap (I/O port) 8 bit
_ 3 bộ dinh thoi 16 bit _ Mach giao tiếp nối tiếp
_ Bộ xử lý bit (thao tác trên các bit riêng lẻ)
_ 210 vị trí nhớ được định địa chỉ, mỗi vị trí 1 bit
Trang 22.2 CÁC CHÂN CỦA CHIP §9S52 yr 2.2.1 Sơ đồ khối và chức năng các khối của chip 89S52 P0 - B0.7 P20 - P27 tt ĐT praia iets apa ! as aba it 2bz2 ace awbe I ae sent cael alc ale ast ' v ở 1 v¥ t 3 * Ý ý ⁄ Y ý # \ : | PORT ñ DRIUERS DORT 2 DRIVERS \ Ị GND} + † + t ' 1 : | — | — ' 1 1 = : RAM ADOR, REGISTER [Py] RAM LATCH PORT 0 LATCH PORT 2 FLASH : ‘ a : a a { Ị ' 1 ' Ỷ Ỳ \ 1 ' 4 » Ị 1 \ : ¥ ¥ Ỷ | ị : PROGRAM ' | REGISTER 5 ACC a POINTER STACK aboRess [4 See : | | ' { 1 Ị ' r v : : — BUFFER |4——* | ' TMP2 TMP1 ' ' ' ' 1 ' 1 ' | ' Ị PC 4 " | ALU INSREMENTER |* 3 ! '
INTERRUPT, SERIAL PORT ANO TIMER BLOCKS ' v ! * + procram |, | | to COUNTER | + ' =————~ ' PSEN ++ > !
LEPROG 4| TƯỜNG | INSTRUCTION | ¥ ¥ : p>) nuAaprr lkiO——k |
EZ/v„ ——| CONTROL | NESISTER [ 1! ‡ q + "|
RST ——†—* |
| k † Ý ¥ ¥
'
Ị '
1 | WATCH PORT 3 PORT 1 ISP PROGRAM '
DOG LATCH LATCH PORT +-> LOGIC | r 7 ' ! ! 1 | 1 osc ¥ Ỷ ¥
( | PORT 3 DRIVERS = PORT 1 DRIVERS |
KV Cứ ccs! cal contin > Che - hanh ốm nha Ê 0 rw ates lec coset andl mgt is eck een tS CS =2 —=_- =2 cy k6 emesis haat Nah tar duy Av la CỔ tế kế adeGctbsamaoDaockfciades Sơ thêno 8
|
=F P3.0 - P37 P10 - PLT
"I4
Sơ đồ 2.1: Sơ đồ khối của chip 89S52
_ OSC (Oscillator): Mạch dao động-> tạo tín hiệu xung clock cung cấp cho các khối trong chip hoạt động
_ Interrupt control: Diéu khiển ngắt -> nhận tín hiệu ngắt từ bên ngoài
Trang 3_ Other reglsters: Các thanh ghi khác -> lưu trữ dữ liệu của các port xuất/nhập, trạng thái làm việc của các khối trong chip trong suốt quá trình hoạt động của hệ thống
— RAM (Random Access Memory): Bộ nhớ dữ liệu trong chip -> lưu trữ
các dữ liệu
_ ROM (Read Only Memory): Bộ nhớ chương trình trong chip -> lưu trữ chương trình hoạt động của chịp
_ LO port (In/Out ports): Các port xuất/nhập -> điều khiển việc xuất nhập dữ liệu dưới dạng song song giữa trong và ngồi chip thơng qua các port P0, P1, P2, P3
_ Serial port: Port nỗi tiếp -> điều khiển việc xuất nhập dữ liệu dưới dạng nối tiếp giữa trong và ngồi chip thơng qua các chân TxD, RxD
_ Timer 0, Timer 1: Bộ định thời 0, 1 -> dùng để định thời gian hoặc đếm
Trang 42.2.2 Sơ đồ chân và chức nănø các chân của chip 89852 >> (T2) P1.0 F] 1 40 0 vec (12 EX) P1102 39 1] PO.0 (ADO) P1203 38 [L]P0.1 (AD1) Pi304 37 [IP0 2 (AD2) P1405 36 LIP0.3 (AD3) (MOSI) P1.5 F] 6 35 [FIP0.4 (AD4) (MISO) P1607 34 L]P0 5 (AD5) (SCK) P1.7 L]8 33 L]P06 (ADS6) RST r]3 32 FIP0.7 (AD7) (RXD) P30 L| 10 31 LIEA/VPP (TXD) P3.1 L] 11 30 []ALE/PROG (INTO) P3.2 0 12 29 [IPSEN (INT1) P3.30 13 28 L]P27 (A15) (T0) P3.4 LỊ 14 27 []P26 (A14) (T1) P35 LÌ 15 26 LIP2 5 (A13) (WR) P36 [| 16 25 []P24{A12) (RD) P3.7 L| 17 24 P2.3 (A11) XTAL2 | 18 23 [F]P22 (A10) XTAL1 F]| 13 22 [1P2.1 (A9) GND [] 20 21 1P20 (A8) Sơ đồ 2.2: Sơ đồ chân của chip 89S52 2.2.2.1 Port 0 _ Port0 (P0.0 — P0.7) có số chân từ 32 — 39
_ Port 0 c6 hai chức năng:
e Port xuat nhap di ligu (P0.0 — P0.7)> khéng st dung bộ nhớ ngoai
e Bus dia chi byte thap va bus dit liéu da hop (ADO - AD7)—> có sử
dụng bộ nhớ ngoài
* Lưu ý: Khi Port 0 đóng vai trò là port xuất nhập dữ liệu thì phải sử
dụng các điện trở kéo lên bên ngoài
Trang 5phải lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cả các bit của
port trước khi bắt đầu nhập đữ liệu từ port
— Khi lập trình cho ROM trong chịp thì Port 0 đóng vai trò là ngõ vào của dữ liệu (D0 - D?) 2.2.2.2 Port 1 _ Port 1 (P1.0 — P1.7) có số chân tù 1 — 8 — Port I có một chức năng: e Port xuất nhập đữ liệu (P1.0 — P1.7)-> sử dụng hoặc không sử dụng bộ nhớ ngoài
_ Ở chế độ mặc định (khi reset) thì các chân Port (P1.0 — P1.7) được cầu
hình là port xuất đữ liệu Muốn các chân Port 1 làm port nhập dữ liệu thì cần
phải lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cả các bỉt của
port trước khi bắt đầu nhập dữ liệu từ port
_ Khi lap trinh cho ROM trong chip thi Port 1 đóng vai trò là ngõ vào của
địa chỉ byte thấp (A0 — A7)
2.2.2.3 Port 2
_ Port 2 (P2.0 - P2.7) có số chân từ 21 — 28
_ Port 2 co hai chức năng:
e Port xuat nhap di liéu (P2.0 - P2.7) -› không sử dụng bộ nhớ
ngoài
e Bus địa chỉ byte cao (A8 — A15) — có sử dụng bộ nhớ ngoài _ Ở chế độ mặc định (khi reset) thì các chân Port 2 (P2.0 — P2.7) được cầu hình là port xuất đữ liệu Muốn các chân Port 2 làm port nhâp dữ liêu thì cần phải lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cả các bit của
port trước khi bắt đầu nhập đữ liệu từ port
_ Khi lập trình ROM trong chip thi Port 2 đóng vai trò là ngõ vào của địa
chỉ byte cao (A8 — A11) và các tín hiệu điều khiến
2.2.2.4 Port 3
_ Port 3 (P3.0 — P3.7) có số chân tù 10 — 17
Trang 6e Port xuat nhap dữ liệu (P3.0 - P3.7)-› không sử dụng bộ nhớ
ngoài hoặc các chức năng đặc biệt
e© Các tín hiệu điều khiển -> có sử dụng bộ nhớ ngoài hoặc các
chức năng đặc biệt
_ Ở chế độ mặc định (khi reset) thì các chân Port 3 (P3.0 — P3.7) được cầu hình là port xuất đữ liệu Muốn các chân Port 3 làm port nhập dữ liệu thì cần phải lập trình lai, bang cách ghỉ mức logic cao (mức 1) đến tất cá các bit của
port trước khi bắt đầu nhập dữ liệu từ port
—_ Khi lập trình cho ROM trong chịp thì Port 3 đóng vai trò là ngõ vào của
các tín hiệu diéu khién
_ Chức năng các chân Port 3:
Bit Tên Dia chi bit Chức năng
H3 RxD BOH Chân nhận dữ liệu của port nồi tiếp P31 | TxD BIH Chân phát đữ liện của port nối tiếp
P3.2 | INTO\ B2H Ngõ vào ngắt ngoài 0 P33 |INTI\ B3H Ngõ vào ngắt ngoài 1
P3.4 TO B4H Ngõ vào của bộ định thời/đềm 0
P3.5 Tl BH Ngõ vào của bộ định thoi/dém 1
P3.6 | WR\ B6H Điều khiên ghi vào RAMI ngoài
P37 |RD\ B7H Điều khiên đọc từ RAM ngoài Bảng 2.1: Chức năng các chân Port 3 2.2.2.5 Chan PSEN\ _ PSEN (Program Store Enable): cho phép b6 nhé chương trình, chân số 29 _ Chức năng: e_ Là tín hiệu cho phép truy xuất (đọc) bộ nhớ chương trình (ROM) ngồi
e©_ Là tín hiệu xuất, tích cực mức thấp
Trang 7_ Khi sử dụng bộ nhớ chương trình bên ngoài, chân PSEN\ thường được nối với chân OE\ của ROM ngoài dé cho phép CPU đọc mã lệnh từ ROM ngoai
2.2.2.6 Chan ALE\
_ ALE (Address Latch Enable): cho phép chốt địa chỉ, chân số 30 _ Chức năng:
e Là tín hiệu cho phép chốt địa chỉ để thực hiện việc giải đa hợp
cho bus địa chỉ byte thấp và bus dữ liệu đa hợp (AD0 —- AD7)
e© Là tín hiệu xuất tích cực mức cao
ALE = 0 — trong thời gian bus AD0 — AD7 dong vai tro là ngõ vào của xung lập trình (PGM
_ Sose
VY Luuy: fy7 = z có thể làm xung clock cho các mạch khác
f,,, (MHz): tần số xung tại chân ALE
fos„ (MHz): tần số dao động trên chip (tần số thạch anh) _ Khi lệnh lẫy từ đữ liệu từ RAM ngoài (MOVX) được thực hiện thì một xung ALE bị bỏ qua 2.2.2.7 Chan KA\ _ EA (External Access): truy xuat ngoai, chan sé 31 _ Chức năng: e Là tín hiệu cho phép truy xuất (sử dụng) bộ nhớ chương trình (ROM) ngoai e Là tín hiệu nhập, tịch cực mức thấp
EA\=0— chip 89S52 sử dụng chương trình của ROM ngoài EA\= 1-> chip 89S52 sử dụng chương trình của ROM trong
— Khi lập trình cho ROM trong chip thi chan EA đóng vai trò là ngõ vào
của điện áp lập trình (V,„ = 12V — 12,5V cho họ 89xx; 21V cho ho 80xx,
87xx)
Trang 82.2.2.8 Chân XTALI, XTAL2
_ XTAL (Crystal): tỉnh thể thạch anh, chân số 18 — 19
_ Chức năng:
e Dung để nối với thạch anh hoặc mạch dao động tạo xung clock bên ngoài, cung cấp tín hiệu xung clock cho chip hoạt động
e XTAL]l—› ngõ vào mạch tạo xung clock trong chịp
e XTAL2-— ngé ra mach tao xung clock trong chip v Luuy: f yp = 12MHz frv„ (MHz): tân sô danh định C1 Mạch dao ——] it XTALI động XTALI C1, C2=30pE/10% XIEE TTL X1=12MHz (Typ) | 4) 1 ÌxTAL2 XTAL2 1 Qa
Két néi thach anh Kết nối mạch dao
dao động bên ngoài động bên ngoài
Sơ đồ 2.3: Sơ đồ kết nối thạch anh và mạch dao động bên ngoài 2.2.2.9 Chân RST _ RST (ReseÐ: thiết lập lại, chân số 9 _ Chức năng: e La tin hiéu cho phép thiết lặp (đặt) lại trạng thái ban đầu cho hệ thống e_ Là tín hiệu nhập tích cực mức cao
RST =0— Chip §9S52 hoạt động bình thường
RST = 1-> Chip 89852 dugc thiét lap trạng thái ban dau v Luu y: beset 2 2X achine 12 Machine — tose
t orser (Hs): thoi gian reset fc (MHz): tan số thạch anh
Tacume (us ) : chu ky may
Trang 9+5V +5V +5V | đăng 10uF 100 3 1 CÀ 10 _ RST ae RST = ] RST RESET SW 8K2 RESET SW 8K2 8K2 Reset bang tay Reset khi cap Reset tổng hợp nguồn Sơ đồ 2.4: Sơ đồ các mạch Reset 2.2.2.10 Chan Vcc, GND _ Veces GND: nguén cấp điện, chân số 40 và 20 _ Chức năng: e Cung cấp nguồn điện cho chip 89S52 hoạt động © Veo =t+5V + 10% va GND = OV
2.3 CAU TRUC CAC PORT XUẤT NHAP CHIP 89S52
Khả năng fanout ( số lượng tải đầu ra) của từng chân port chip 89S52 là: e Port0: 6 tải TTL e Port 1:4 tai TTL e Port 2:4 tai TTL e Port 3:4 tai TTL Y Luuy:
e_ Khi Port0 đóng vai trò 1a port xuất nhập thì sẽ không có điện trở kéo lên bên trong->do đó người sử dụng cần thêm vào điện trở kéo lên bên ngoài
Trang 10Đối với các chân
của Port 0 (khi là ~s es ( & / Zs Š : os & % Hệ thông bus bên trong cát \ pts “2 ` + V 7x + +Vcc I =
Nec §? Điện trở kéo I 3 Š I< lên bên ngoài Đọc bộ \ Điện trở Đọc chân d chốt kéo lên P ort LỊI —Ƒ | Chân - port Ghibo_|° ° chốt ad
Ở chế độ mặc định (khi reset) thi tat cả các chân của port luôn luôn được
cấu hình là pøz/ xuất dữ liệu Hình 2.1: Cầu trúc bên trong của các port xuất nhập
e Ở chế độ mặc định (khi reset) thì tất cả các chân của các port (P0 —
P3) được cấu hình là port xuất dữ liệu
e Muốn các chân port của chip 89S52 làm port nhập dữ liệu thì ta cần phải được lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất
cả các bit (các chân) của port trước khi bắt đầu nhập đữ liệu từ port
e Các chân trong cùng một port không nhất thiết phải có cùng kiểu cấu hình (port xuất hoặc port nhập) Nghĩa là trong cùng một port có thê
có chân dùng đề nhập dữ liệu, có thể có chân dùng để xuất đữ liệu Điêu này là tùy thuộc vào nhu câu và mục địch của người lập trình
Trang 11Quá trình ghi chân port (xuất đữ liệu ra chân port)
Hệ thống bus bên trong 2s 2 +Ýcc [0/1] | Đọc bộ Điện trở ZS Đọc chân a”, k 2 lê 1 chốt éo lên | port [1] Chin - joy] Pr Ghi bộ _| ` S[ => ® FET dẫn ngắt chốt ¬ Ø [0/1] [1/0] —>
Hình 2.2: Thao tác ghi chân port Quá trình đọc chân port (nhập dữ liệu từ chân port)
/ /
\ Hệ thống bus bên trong \
J v 2
tếc j[ ——> |0
[1] | Đọc bộ \ Điện trở < Doc chan
Trang 12Quá trình đọc bộ chốt (kiểm tra đữ liệu tại chân port) ( / \ Hệ thống bus bên trong \ 2 7 L —— |, + Đọc bộ À Điện trở Đọc chân chốt kéo lên port Chan - port Ghi bộ _|” S|' —— chốt ad [0/1] Hình 2.4: Thao tác đọc bộ chốt
vx Lưu ý: Việc đọc đữ liệu của bất kỳ một port nào có thê cho ta hai giá trị khác nhau tùy thuộc vào lệnh mà ta sử dụng để đọc dữ liệu từ port Xảy ra hiện tượng không mong muốn này là do quá trình đọc đữ liệu của chip 89S52 gồm hai quá trình khác nhau: quá trình đọc chân port và quá trình
đọc bộ chốt
o_ Quá trình đọc chân port: Khi ta sử dụng các lệnh MOV, ADD,
Dữ liệu nhận được sau khi thực hiện quá trình đọc là dữ liệu hiện tại ở các chân port
o_ Quá trình đọc bộ chốt: Khi ta sử dụng các lệnh ANL, Orl, XRL, CPL, INC, DEC, DINZ, JBC, CLR bit, SETB bit, MOV bit Dir
liệu nhận được sau khi thực hiện quá trình đọc là dữ liệu hiện tại
ở các bộ chốt (là các dữ liệu đã được ghi ra port tại thời điểm
trước đó bởi quá trình ghi chân port), chứ không phải là dữ liệu hiện tại ở các chân port Cho nên, nếu tại thời điểm thực hiện quá trình đọc mà dữ liệu tại các chân port có bị thay đôi đi chăng nữa thì đữ liệu đọc về cũng không được cập nhật
Trang 132.4 TO CHUC BO NHO CUA CHIP 89852
_ B6 vi xt lý-> có không gian bộ nhớ chung cho dữ liệu và chương trình
Chương trình —>
Dix id u heu ——> L_J xế" RAM —> CPU thực thi
-> chương trình và dữ liệu nằm chung trên RAM trước khi đưa vào CPU để thu thi _ Bộ vi điêu khiên-> có không gian bộ nhớ riêng cho dữ liệu và chương trình Chương tình —> RROM ge Dữ liệu CPU thực thi —> RAMZ” -> chương trình và dữ liệu nằm trên ROM và RAM trước khi đưa vào CPU để thực thi _ Tổ chức bộ nhớ của chip 89S52 Bộ nhớ trong chip
Hình 2.5: Không gian bộ nhớ của chip 89552
Trang 147E 30 2F 2E 2D 2C 2B 2A 29 28 27 26 25 24 23 22 21 20 iF 18 17 10 oF 08 07 Dia chi byte _ FF FO RAM L0 đa chức năng Do BS 7F | 7E |7D|7C/7B/7A| 79 | 78 77 | 76 | 75 | 74| 73 | 72) 71 | 70 bú 6E | 6E |6D |LóC | 6B |6A | 69 | 68 67 | 66 |65š | 64 |63|62 | 61 | 60 AS SE | SE |SD |&C | SB |ãA | 50 | š§ 57|56|55|54|53|52|ã1 | 50 Ab 4F | 4E |4D/4C|4B | 4A] 49 | 48 47 | 46 | 45 | 44 | 43 | 42 | 41 | 40 99 3F | 3E (3D | 3C| 3B | 3A] 3% | 38 98 37 | 36 | 35 | 34 | 33-| 32) 31 | 30 2F | 2E |2D | 2C| 3B |2A| 29 | 28 00 27 | 26 | 25 | 24 | 23 | 22.| 21 |20 1EIIEL1BI1C|IB |1A | 19 | 1§ SD 17| 16 | 15 | 14) 13) 12] 11/10 8C 0E | 0E |0D LúC | 0B |0A | 09 | 08 8B 7 | 06 |05 |(4|03 | 02 | 01 | 00 BA ` RO Day 3 88 Dãy 2 Độ 1 83 Day 1 83 Day 0 81 Day thanh ghi mic dinh RO-R7 &ũ RAM _— Địa chi bit Ƒ E7 |E6 [F5 [F4][E3[F2[FI [F0 E7 |E6 | E5 | E4 | E3 | E2 |EI | E0 D7[D6[BS[ID4ID5ID2[DI [b0 - |= | - |BC[BB[RA [B9 [BS B7 [h6 |Bš[B4|B3|B2 [B1 [B0 AF| = | = |AC|AB|AA |A9|A® A7|A6|A5|A4|A3]A2[Al [AO Không định địa chỉ bit OF [9E[9D[9C]9B[9A [99 [98 97 [96 [95 [94 | 93 [92 [91 [90 Không định dia chi bit Không định địa chỉ bit Không định địa chi bit Không định địa chỉ bit Không định địa chỉ bit SF [SF [8D [8C|SB[8A [89 [88 Không định dia chi bit Khéng dinh dia chi bit Khéng dinh dia chi bit Khong dinh dia chi bit 87 [86 [RS [84 | 83 [83 [81 [80 SFR
(Special Function Register:
Thanh ghi chức nắng đặc biệt)
Trang 152.4.1 Bộ nhớ trong Bộ nhớ chương trình Day thanh ghi (00H-IFH) Bộ nhớ trong S RAM định dia chi bit Bộ nhớ (20H-2FH) đữ liệu RAM đa chức năng (30H-7FH) Thanh ghi chức năng đặc biệt (SQH-FFH) 2.4.1.1 Bộ nhớ chương trình (ROM)
_ Dùng để lưu trữ chương trình điều khiển cho chip 89S52 hoạt động
_ Chip 89852 cé 8 KB ROM trong, dia chỉ truy xuất: 000H - FFEFH
2.4.1.2 Bộ nhớ dữ liệu (RAM)
_ Dùng để lưu trữ các dữ liệu và tham số
_ Chip 89S52 có 256 byte RAM trong, địa chỉ truy xuất: 00H - 7FH Hai đặc tính cần chú ý là:
> Các thanh ghi và các port xuất nhập đã được định vị (xác định)
trong bộ nhớ và có thể truy xuất trực tiếp giống như các địa chỉ bộ nhớ khác
> Ngăn xếp bên trong Ram nội nhỏ hơn so với Ram ngoại như trong các bộ Microcontroller khác
_ RAM bén trong chip 89S52 được phân chia như sau: “ Các bank thanh ghi có địa chỉ từ 00H đến 1FH
= RAM dia chi hda ting bit có địa chỉ từ 20H đến 2FH
= RAM da dụng từ 30H đến 7FH
= Các thanh ghi chức năng đặc biệt từ 80H đến FFH
“+ RAM da dung:
_ Mặc dù trên hình vẽ cho thấy 80 byte đa dụng chiếm các địa chỉ từ
30H đến 7FH, 32 byte dưới từ 00H đến IFH cũng có thể dùng với mục đích
tương tự (mặc dù các địa chỉ này đã có mục đích khác)
Trang 16_ Moi địa chỉ trong vùng RAM đa dụng đều có thể truy xuất tự đo dùng kiểu địa chỉ trực tiếp hoặc gián tiếp
* RAM có thể truy xuất từng bit:
_ 89552 chứa 210 bit được địa chỉ hóa, trong đó có 128 bit có chứa
các byte chứa các địa chỉ từ 20F đến 2FH và các bit còn lại chứa trong nhóm
thanh ghi có chức năng đặc biệt
Ý tưởng truy xuất từng bit bằng phần mềm là các đặc tính mạnh của microcontroller xu ly chung Các bit có thê được đặt, xóa, AND, OR, , với 1 lệnh đơn Đa số các microcontroller xử lý đòi hỏi một chuỗi lệnh đọc — sửa — ghi dé đạt được mục đích tương tự Ngoài ra các port cũng có thể truy xuất
được từng bịt
_ 128 bit mà truy xuất từng bit này cũng có thê truy xuất như các byte
hoặc như các bit phụ thuộc vào lệnh được dùng
s* Các dãy thanh phi:
Gồm: 4 dãy x 8 thanh ghi Địa chỉ truy xuất: 00H — 1FH
Kiểu truy xuất đữ liệu Trực tiếp
RAM dãy thanh ghi
Gian tiép Thanh ghi
-> cho phép truy xuất dữ liệu nhanh, lệnh truy xuất đơn giản và ngắn gọn Bảng số liệu dưới đây minh họa địa chỉ của các ô nhớ trong một dãy các ký hiệu thanh ghi R0 — R7 được gán cho từng ô nhớ trong dãy tích cực
Trang 17Day 0 Day 1 Day 2 Day 3 H 19H 3H [AH 01H 09H 1 l H O O41T OCH L411 ICH 05H JDH 15H DH : 16 O7H QRH 17H IFH Bang 2.2: Dia chỉ của các thanh ghi (R0 - R7) tương ứng với dãy thanh ghi tích cực vx Lưuý:
o_ Ở chế độ mặc định thì dãy thanh ghi tích cực (đang được sử dụng) là day 0 va các thanh ghi trong dãy lần lượt có tên là RO — R7 Có thể thay đối dãy tích cực bằng cách thay đổi các bit chọn dãy thanh ghi
RS1 va R§S0 trong thanh ghi PSW
o_ Nếu chương trình của ta chỉ sử dụng dãy thanh ghi đầu tiên (dãy 0) thì ta có thê sử dụng vùng nhớ 08H — 1FH cho các mục đích khác của ta Nhưng nếu trong chương trình có sử dụng các dãy thanh ghi (dãy 1, 2 hoặc 3) thì phải rất cân thận khi sử dụng vùng nhớ tù 1FH trở xuống vì
nếu sơ suất ta có thê ghi dữ liệu đè lên các thanh ghi R0 — R7 của ta
2.4.1.3 Thanh shỉ chức năng đặc biệt (SFR)
năng đặc biệt Địa chỉ truy xuất: §0H — FFH
(SFR) Kiểu truy xuất dữ liệu ` Trực tiếp Theo từng bịt (tay theo thanh øhi)
Thanh ghi chức 21 thanh ghi
vx Lưuý:
o_ Không được phép đọc hay ghi dữ liệu vào các địa chỉ SFR mà nó chưa được đăng ký (nghĩa là các địa chỉ SER chưa được đặt tên) Vì việc
đọc hay ghi dữ liệu vào các nơi này có thể làm phát sinh những hoạt
Trang 18động không mong muốn và đó có thê là nguyên nhân làm cho chương trình của ta không tương thích với các phiên bản sau của chip MCS-51 (có thê ở các phiên bản đó các địa chỉ SER này được sử dụng cho một vài mục đích khác)
o_ Chỉ được truy xuất các SER bằng kiểu định địa chỉ trực tiếp (tuyệt đối
không sử dụng kiểu định địa chỉ gián tiếp trong trường hợp này) % Các loại thanh ghi chức năng đặt biệt gồm có: thanh ghi A, thanh ghi B,
thanh ghi từ PSW, thanh ghi SP, thanh ghi DPTR, thanh ghi port xuất
nhập, thanh ghi port nối tiếp, thanh ghi định thời, thanh ghi ngắt, thanh ghi điều khiển nguồn
2.4.2 Bộ nhớ ngoài
_ Chip 89852 cho ta khả năng mở rộng:
e _ Không gian bộ nhớ chương trình lên đến 64 KB e _ Không gian bộ nhớ dữ liệu lên đến 64 KB _ Khi sử dụng bộ nhớ ngoài:
e _ Port0-> bus địa chỉ byte thấp và bus dữ liệu đa hợp (AD0 - AD7)
e Port 2— bus dia chi byte cao (A8 — A15)
e Port3-> các tín hiệu điều khiển (WR\, RDU
Trang 19A0-A7 Địa chỉ thấp A8-A15 Dia chi cao Dữ liệu D0-D/7 Không đa hợp (24 đường) A8-A15 Dia chi cao Đa hợp (16 đường) xxx ññ" 1 Hình 2.7: Sự khác nhau giữa đa hợp và không đa hợp bus địa chỉ và bus dữ liệu -> nhăm làm giảm số lượng chân đưa ra ngoài chip-> giảm kích thước của chịp
2.4.2.1 Kết nối và truy xuất bộ nhớ chương trình ngoài (Accessing External Code Memory)
_ Bộ nhớ chương trình bên ngoài là bộ nhớ ROM được cho phép của tín hiệu PSEN\ Sự kết nói phần cứng của bộ nhớ EPROM như sau:
Trang 212.4.2.2 Kết nối và truy xuất bộ nhớ dữ liệu ngoài (Accessing External
Data Memory)
_— Bộ nhớ dữ liệu ngoài là một bộ nhớ RAM được đọc hoặc ghi khi được
cho phép của tín hiệu RD\ và WR\ Hai tín hiệu này nằm ở chân P3.7 (RD) và
P3.6 (WR) Lệnh MOVX được dùng để truy xuất bộ nhớ đữ liệu ngoài và dùng
một bộ đệm dữ liệu 16 bit (DPTR), R0 hoặc R1 như là một thanh ghi địa chỉ
_ Các RAM có thê giao tiếp với 89S52 tương tự cách thức như EPROM
Trang 22&—— Một chu kỳ máy ——>|#— Một chu kỳ máy ——>| |S1[S2[ S3 | S4 | s5 | S6 | S1 | S2 | S3 | S4 | S5 | S6 | ALE PSEN\ RD\ PORT2 X PCH X DPH X T T T | | 1 PORT 0——PCL }—4Lệnh DPL)>————Data_) Hinh 2.11: Gian d6 thoi gian của chu kỳ tìm nạp lệnh ở bộ nhớ dữ liệu ngoài i —— |
2.4.2.3 Giai ma dia chi:
Nếu trường hợp ROM và RAM được kết hợp từ nhiều bộ nhớ có dung lượng nhỏ hoặc cả hai giao tiếp với chip 89552 thì ta cần phải giải mã địa chi
Việc giải mã này cũng cần cho hầu hết các bộ vi xử lý
Ví dụ nếu các ROM và RAM có dung lượng 8 KB được sử dụng thì tầm
địa chỉ mà chip 89S52 quản lý (0000H - FFFFH) cần phải được giải mã thành từng đoạn 8 KB để chip có thể chọn từng IC nhớ trên các giới hạn 8 KB tương ứng: IC1: 0000H — 1FFFH, IC2: 2000H — 3FFFH,
IC chuyên dùng cho việc tạo tín hiệu giải mã là 74HC138, các ngõ ra của
IC này lần lượt được nối với các ngõ vào chọn chip CS\ tương ứng của các IC
nhớ để cho phép các IC nhớ hoạt động (tại một thời điểm chỉ có một IC nhớ
được phép hoại động) Cần lưu ý là do các đường cho phép IC nhớ hoạt động riêng lẽ cho từng loại (PSEN\ cho bộ nhớ chương trình, RD\ và WRÀ cho bộ nhớ đữ liệu) nên 89S52 có thể quản lý không gian nhớ lên đến 64 KB cho ROM và cho 64 KB cho RAM
Trang 232.4.2.4 Các không øian nhớ chương trình và dữ liệu gối nhau Bộ nhớ chương trình =ROM “>> Khó khăn cho việc phát triển và kiểm tra chương trình của kit 8051 (89857) Giải pháp Bộ nhớ chương trình =RAM T1 Không khả thi
Khó khăn cho việc
lưu giữ chương trình clia kit 8051 PSEN\ RD\ Giải pháp tổng quát RAM + Bộ nhớ chương trình Cho không gian các không øian bộ nhớ chương trình và div liệu gối lên nhau a Bộ nhớ dữ liệu WR\FE—WR\ OE\IERIDX Một chương trình có thể được ROM RAM i Nap vao RAM `¬ (bằng cách ghi 1 7 vào RAM như là 7 => bộ nhớ dữ liệu) PSEN\—OEF\ WR\;— WR\ Thực thì
ROM OHIT—RD `3 thằng cách truy
RAMI xuất như là bộ
S xin ee Fa RAM2 nhớ chương trình)
Phân bộ nhớ
chương trình và dữ WR\ WR\
liệu gối nhau ig OFV_SAND Ee
Hình 2.12: Không gian nhớ chương trình và dữ liệu gối nhau RAM 1: dong vai tro là bộ nhớ dữ liệu
RAM 2: đóng vai trò là bộ nhớ chương trình + bộ nhớ dữ liệu