Đang tải... (xem toàn văn)
Phần 1: Đề cương cho các bạn thi ca 1 (ca thi trước)Câu 1: Trình bày khái niệm FPGA, các ưu điểm của FPGA so với các IC khả trình trước đó và trình bày kiến trúc tổng quan của FPGA. Chỉ rõ các yếu tố tạo nên tính khả trình của FPGA.(Tự tham khảo trong sách giáo khoa)Câu 2: Viết chương trình VHDL thiết kế khối mã hóa ưu tiên dùng đầu vào là chuỗi 4 bit đầu ra là mã nhị phân 2 bit thể hiện vị trí đầu tiên từ trái qua phải xuất hiện bit ‘0’. Trường hợp đầu vào không có bit ‘0’, thì đầu ra nhận giá trị không xác định (“XX”).Câu 3: Trình bày thuật toán và cấu trúc khối nhân cộng dịch trái cho số nguyên không dấu theo sơ đồ sau như hình sau, so sánh với sơ đồ nhân dùng thuật toán cộng dịch phải, lấy ví dụ minh họa. Câu 1: Trình bày khái niệm về cổng logic cơ bản, các tham số thời gian của cổng logic tổ hợp, nêu ví dụ. Khái niệm mạch tổ hợp và cách tính thời gian trễ trên mạch tổ hợp, khái niệm đường tới hạn (critical path) trong mạch số.Câu 2: Viết chương trình VHDL và testbench để thiết kế bộ đếm thập phân thuận đồng bộ, Reset kiểu đồng bộ, có tín hiệu Enable.Câu 3: Trình bày thuật toán và cấu trúc khối nhân cộng dịch phải cho số nguyên không dấu, so sánh với khối nhân cộng dịch trái. Lấy ví dụ minh họa. Câu 1: Nếu cấu trúc của chương trình VHDL để thiết kế các mạch số, đặc điểm và ứng dụng của các dạng mô tả kiến trúc trong VHDL, cho ví dụ minh họa. Phân biệt các dữ liệu kiểu dạng BIT và STD_LOGIC.Câu 2: Trình bày thuật toán và cấu trúc sơ đồ khối cộng số thực dấu phảy động theo chuẩn IEEEANSI 754 như hình vẽ sau. Ý nghĩa của việc sử dụng các thanh ghi trong sơ đồ này. Câu 3: Phân tích bài toán và viết chương trình VHDL thiết kế khối mã hóa ưu tiên, đầu vào là chuỗi 4 bit đầu ra là mã nhị phân 2 bit thể hiện vị trí đầu tiên từ phải qua trái xuất hiện bit ‘1’. Trường hợp không có bit ‘1’, thì đầu ra nhận giá trị không xác định (“XX”).Câu 1: Trình bày cấu trúc tổng quát của FPGA theo sơ đồ bên dưới. Trình bày các yếu tố tạo nên tính khả trình của FPGA.
Phần 1: Đề cương cho bạn thi ca (ca thi trước) Câu 1: Trình bày khái niệm FPGA, ưu điểm FPGA so với IC khả trình trước trình bày kiến trúc tổng quan FPGA Chỉ rõ yếu tố tạo nên tính khả trình FPGA (Tự tham khảo sách giáo khoa) Câu 2: Viết chương trình VHDL thiết kế khối mã hóa ưu tiên dùng đầu vào chuỗi bit đầu mã nhị phân bit thể vị trí từ trái qua phải xuất bit ‘0’ Trường hợp đầu vào khơng có bit ‘0’, đầu nhận giá trị khơng xác định (“XX”) Câu 3: Trình bày thuật tốn cấu trúc khối nhân cộng dịch trái cho số nguyên không dấu theo sơ đồ sau hình sau, so sánh với sơ đồ nhân dùng thuật toán cộng dịch phải, lấy ví dụ minh họa Câu 1: Trình bày khái niệm cổng logic bản, tham số thời gian cổng logic tổ hợp, nêu ví dụ Khái niệm mạch tổ hợp cách tính thời gian trễ mạch tổ hợp, khái niệm đường tới hạn (critical path) mạch số Câu 2: Viết chương trình VHDL testbench để thiết kế đếm thập phân thuận đồng bộ, Reset kiểu đồng bộ, có tín hiệu Enable Câu 3: Trình bày thuật tốn cấu trúc khối nhân cộng dịch phải cho số nguyên không dấu, so sánh với khối nhân cộng dịch trái Lấy ví dụ minh họa Câu 1: Nếu cấu trúc chương trình VHDL để thiết kế mạch số, đặc điểm ứng dụng dạng mô tả kiến trúc VHDL, cho ví dụ minh họa Phân biệt liệu kiểu dạng BIT STD_LOGIC Câu 2: Trình bày thuật toán cấu trúc sơ đồ khối cộng số thực dấu phảy động theo chuẩn IEEE/ANSI 754 hình vẽ sau Ý nghĩa việc sử dụng ghi sơ đồ Câu 3: Phân tích tốn viết chương trình VHDL thiết kế khối mã hóa ưu tiên, đầu vào chuỗi bit đầu mã nhị phân bit thể vị trí từ phải qua trái xuất bit ‘1’ Trường hợp khơng có bit ‘1’, đầu nhận giá trị khơng xác định (“XX”) Câu 1: Trình bày cấu trúc tổng quát FPGA theo sơ đồ bên Trình bày yếu tố tạo nên tính khả trình FPGA Câu 2: Thiết kế flip-flop đồng loại JK (hỗ trợ chân SET CLR), dùng VHDL, hình vẽ tín hiệu CLR có mức ưu tiên cao SET Câu 3: Trình bày cấu trúc ghi dịch, thuật tốn dịch khơng dùng tốn tử dịch VHDL, ví dụ ứng dụng ghi dịch Phần 2: Câu hỏi cho bạn thi kíp (thi sau): Câu 1: Trình bày khái niệm FPGA, ưu điểm FPGA so với IC khả trình trước trình bày kiến trúc tổng quan FPGA Chỉ rõ yếu tố tạo nên tính khả trình FPGA Câu 2: Phân tích tốn viết chương trình VHDL thiết kế chuyển đổi mã từ NBCD sang mã 7-SEG (LED đoạn), hỗ trợ đầu vào kiểm tra Lamp Test (LT), tín hiệu có giá trị ‘1’, tất đèn phải sáng không phụ thuộc mã đầu NBCD đầu vào Câu 3: Trình bày thuật toán cấu trúc sơ đồ khối nhân số thực dấu phảy động theo chuẩn IEEE/ANSI 754 hình sau Ý nghĩa việc sử dụng ghi sơ đồ Câu 1: Trình bày khái niệm cổng logic bản, tham số thời gian cổng logic tổ hợp, nêu ví dụ Khái niệm mạch tổ hợp cách tính thời gian trễ mạch tổ hợp, khái niệm đường tới hạn (critical path) mạch số Câu 2: Viết chương trình VHDL thiết kế cộng tồn phần (full adder) theo mơ hình hành vi, sở thiết kế cộng bit (có testbench) Câu 3: Trình bày thuật tốn cấu trúc khối nhân cộng dịch phải cho số nguyên không dấu, so sánh với khối nhân cộng dịch trái Lấy ví dụ minh họa Câu 1: Nếu cấu trúc chương trình VHDL để thiết kế mạch số, đặc điểm ứng dụng dạng mô tả kiến trúc VHDL, cho ví dụ minh họa Phân biệt liệu kiểu dạng BIT STD_LOGIC Câu 2: Trình bày thuật tốn cấu trúc sơ đồ khối cộng số thực dấu phảy động theo chuẩn IEEE/ANSI 754 hình vẽ sau Ý nghĩa việc sử dụng ghi sơ đồ Câu 3: Thiết kế flip-flop đồng D VHDL (gồm testbench), hỗ trợ chân SET (đặt giá trị 1) CLR (đặt giá trị 0) theo thứ tự ưu tiên CLR cao SET Câu 1: Trình bày cấu trúc tổng quát FPGA theo sơ đồ bên Trình bày yếu tố tạo nên tính khả trình FPGA Câu 2: Thiết kế cộng/trừ bit sử dụng toán tử cộng VHDL (gồm testbench) Câu 3: Trình bày thuật tốn thực (thơng qua mơ hình máy trạng thái) sơ đồ cấu trúc khối truyền nhận thông tin nối tiếp (UART) hình bên Phương pháp phát bit start khu liệu UART cách thực phần cứng ... khái niệm đường tới hạn (critical path) mạch số Câu 2: Viết chương trình VHDL thi t kế cộng tồn phần (full adder) theo mơ hình hành vi, sở thi t kế cộng bit (có testbench) Câu 3: Trình bày thuật... khối nhân cộng dịch phải cho số nguyên không dấu, so sánh với khối nhân cộng dịch trái Lấy ví dụ minh họa Câu 1: Nếu cấu trúc chương trình VHDL để thi t kế mạch số, đặc điểm ứng dụng dạng mô... khối nhân cộng dịch phải cho số nguyên không dấu, so sánh với khối nhân cộng dịch trái Lấy ví dụ minh họa Câu 1: Nếu cấu trúc chương trình VHDL để thi t kế mạch số, đặc điểm ứng dụng dạng mơ