Bài giảng hệ thống nhúng

102 751 0
Bài giảng hệ thống nhúng

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

Thông tin tài liệu

Khoa Điện – Điện tử Hệ thống nhúng TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT HƯNG YÊN KHOA ĐIỆN – ĐIỆN TỬ ******** ĐỀ CƯƠNG BÀI GIẢNG HỆ THỐNG NHÚNG EMBEDDED SYSTEMS Hưng Yên, tháng 11 năm 2015 Giang Hồng Bắc Khoa Điện – Điện tử Hệ thống nhúng CHƯƠNG GIỚI THIỆU CHUNG 1.1 Các khái niệm hệ nhúng 1.2 Đặc điểm công nghệ xu phát triển hệ nhúng 1.2.1 Đặc điểm công nghệ 1.2.2 Xu phát triển tăng trưởng hệ nhúng 1.3 Yêu cầu thiết kế hệ thống nhúng 1.4 Qui trình phát triển hệ thống nhúng CHƯƠNG CẤU TRÚC PHẦN CỨNG HỆ NHÚNG 10 2.1 Các thành phần kiến trúc 10 2.1.1 Đơn vị xử lý trung tâm 10 2.1.2 Xung nhịp trạng thái tín hiệu 10 2.1.3 Bus địa liệu điều khiển 11 2.1.4 Bộ nhớ kiến trúc nhớ 12 2.1.5 Ngoại vi 15 2.1.6 Giao diện 27 2.2 Một số phần cứng nhúng thông dụng 31 2.2.1 Chip vi xử lý/ vi điều khiển nhúng 32 2.2.2 Chip DSP 34 2.2.3 PAL 36 2.3 Thiết kế phần cứng hệ thống điều khiển tốc độ động điện chiều 43 CHƯƠNG LẬP TRÌNH HỆ NHÚNG 44 3.1 Đặc điểm phần mềm nhúng 44 3.2 Biểu diễn số liệu 44 3.2.1 Các hệ thống số 44 3.2.2 Số nguyên 45 3.2.3 Số dấu phảy tĩnh 47 3.2.4 Số dấu phảy động 47 3.2.5 Một số phép tính 49 3.3 Tập lệnh 54 3.3.1 Cấu trúc tập lệnh CISC RISC 54 3.3.2 Định dạng lệnh 56 3.3.3 Các kiểu truyền đại toán tử lệnh 57 Giang Hồng Bắc Khoa Điện – Điện tử Hệ thống nhúng 3.3.4 Nguyên lý thực PIPELINE 59 3.3.5 Harzard 61 3.4 Ngôn ngữ môi trường phát triển 64 3.4.1 Ngôn ngữ 64 3.4.2 Biên dịch 66 3.4.3 Simulator 73 3.4.4 Emulator 73 3.4.5 Thiết kế hệ thống máy tính 74 3.5 Hệ điều hành 76 Bộ nạp khởi tạo (Boot-loader) 77 Các yêu cầu chung 80 3.6 Hệ điều hành thời gian thực 82 3.7 Tác vụ trình (process) 87 3.8 88 Lập lịch (Scheduling) 3.8.1 Các khái niệm 88 3.8.2 Các phương pháp lập lịch phổ biến 90 3.8.3 Kỹ thuật lập lịch 93 3.9 Thiết kế phần mềm hệ thống điều khiển tốc độ động điện chiều Giang Hồng Bắc 95 Khoa Điện – Điện tử Hệ thống nhúng CHƯƠNG GIỚI THIỆU CHUNG Kỷ nguyên công nghệ tiếp tục phát triển không ngừng nhằm thông minh hóa đại hóa hệ thống Có thể nói đời phát triển hệ nhúng trước tiên phải kể đến đời vi xử lý, vi điều khiển Nó đánh dấu đời Chip vi xử lý 4004 vào năm 1971 cho mục đích tính toán thương mại công ty Busicom sau chắp cánh phát triển vượt bậc INTEL để trở thành siêu xử lý Chip ứng dụng cho PC ngày Thập kỷ 80 coi thời điểm bắt đầu kỷ nguyên bùng nổ thông tin phát triển hệ nhúng Từ khởi nguồn cho sóng đời hàng loạt chủng loại vi xử lý gắn liền hệ nhúng để thâm nhập rộng khắp ứng dụng hàng ngày sống ví dụ thiết bị điện tử sử dụng cho sinh hoạt hàng ngày như: lò vi sóng, TV, tủ lạnh, máy giặt, điều hòa… văn phòng làm việc như: máy fax, máy in, máy điện thoại… vi xử lý phần mềm ngày sử dụng rộng rãi nhiều ứng dụng đa dạng Trong số ứng dụng cho chip bit, 16 bit chủ yếu 32 bit (chiếm khoảng 75%) Gắn với phát triển phần cứng, phần mềm phát triển với tốc độ nhanh không thua chí tăng nhanh nhiều theo phát triển hệ nhúng 1.1 Các khái niệm hệ nhúng Hệ nhúng Hình 1: vài hình ảnh hệ nhúng Trong giới hệ thống điện/điện tử hay thiết bị điện có khả xử lý thông tin điều khiển tiềm ẩn thiết bị hay Giang Hồng Bắc Khoa Điện – Điện tử Hệ thống nhúng hệ nhúng, ví dụ thiết bị truyền thông, thiết bị đo lường điều khiển, kể hàng loạt thiết bị hệ thống nhúng tồn quanh ta, chúng hệ nhúng Vậy thực chất hệ nhúng phần hệ thống xử lý thông tin hệ thống lớn, phức hợp độc lập ví dụ ô tô, thiết bị đo lường, điều khiển, truyền thông thiết bị thông minh nói chung Chúng tổ hợp phần cứng phần mềm để thực một nhóm chức chuyên biệt cụ thể (trái ngược với máy tính PC mà thường thấy sử dụng cho chức mà nhiều chức chức năng) PC thực chất hệ thống lớn tổ hợp nhiều hệ thống nhúng ví dụ card hình, âm thanh, ổ cứng, bàn phím… Chính điều làm dễ lúng túng hỏi nên hiểu PC, có phải hệ nhúng hay không Hệ thời gian thực Trong toán điều khiển ứng dụng hay gặp thuật ngữ ”thời gian thực” Real time có phải thời gian phản ánh độ trung thực thời gian hay không? Thời gian thực có phải hiển thị xác đồng theo nhịp đồng hồ thời gian hay không? Không hoàn toàn vậy! Thực chất theo cách hiểu nói hệ thống kỹ thuật đặc biệt hệ thống yêu cầu khắt khe ràng buộc thời gian, thời gian thực hiểu yêu cầu hệ thống phải đảm bảo thỏa mãn yêu cầu tính tiền định hoạt động hệ thống Tính tiền định nói lên hành vi hệ thống thực theo khung thời gian cho trước hoàn toàn xác định vài giây đến vài nano giây nhỏ Ở phân biệt yếu tố thời gian gắn liền với khái niệm thời gian thực Không phải hệ thống thực nhanh đảm bảo thực tính thời gian thực Hơn nhanh không chưa đủ mà phải đảm bảo trì ổn định chế hoạt động tin cậy Chính ví mà hệ thống không kiểm soát hoạt động (bất định) hệ thống đảm bảo tính thời gian thực hệ thống đáp ứng nhanh, chí nhanh nhiều so với yêu cầu đặt Một ví dụ tiêu biểu đường truyền thông liệu qua đường truyền Hình 1-2: Phân bố quan hệ hệ nhúng & thời gian thực Chuẩn Ethernet truyền thống, biết tốc độ truyền nhanh hệ hoạt động thời gian thực không thỏa mãn tính tiền định Giang Hồng Bắc Khoa Điện – Điện tử Hệ thống nhúng chế truyền liệu (có thể nhanh chậm có cạnh tranh giao thông đường truyền bị nghẽn) 1.2 Đặc điểm công nghệ xu phát triển hệ nhúng 1.2.1 Đặc điểm công nghệ Các hệ thống có chung số đặc điểm yêu cầu khả thời gian thực, độ tin cậy, tính độc lập hiệu Một câu hỏi đặt hệ thống nhúng lại phát triển phổ biến cách nhanh chóng Câu trả lời nằm các yêu cầu tăng cường không ngừng ứng dụng công nghiệp Một yêu cầu là: Khả độc lập thông minh hóa: điều ghi rõ thông qua thuộc tính yêu cầu cụ thể: - Độ tin cậy - Khả bảo trì nâng cấp - Sự phổ cập tiện sử dụng - Độ an toàn Hiệu quả: Yêu cầu thể thông qua số đặc điểm hệ thống sau: - Năng lượng tiêu thụ - Kích thước phần cứng phần mềm - Hiệu thời gian thực - Kích thước khối lượng - Giá thành Phân hoạch tác vụ chức hóa: Các vi xử lý thực phần điều khiển cho chức thu thập, xử lý hiển thị ô tô hay hệ thống điều khiển trình Khả làm tăng thêm chuyên biệt hóa chức hệ thống lớn dễ dàng cho trình xây dựng, vận hành bảo trì Khả thời gian thực: Các hệ thống gắn liền với việc đảm nhiệm chức phải thực theo khung thời gian qui định Thông thường chức hệ thống phải thực theo khung thời gian qui định Thông thường chức hệ thống phải thực hoàn thành theo yêu cầu thời gian dịnh trước để đảm bảo thông tin cập nhật kịp thời cho phẫn xử lý chức khác ảnh hưởng đến hoạt động xác toàn hệ thống Tùy thuộc vào toán yêu cầu hệ thống mà yêu cầu khả thời gian thực củng khác làm tăng lên tính chuyên môn hóa hệ thống thiết bị nhúng mà thiết bị đa cạnh tranh Giang Hồng Bắc Khoa Điện – Điện tử Hệ thống nhúng 1.2.2 Xu phát triển tăng trưởng hệ nhúng Vì phát triển hệ nhúng kết hợp nhuần nhuyễn phần cứng phần mềm công nghệ gắng liền với công nghệ kết hợp với giải pháp cho phần cứng mềm Vì tính chuyên biệt thiết bị /hệ nhúng giới thiệu nên phần cứng chế tạo để ưu tiên đáp ứng cho chức hay nhiệm vụ cụ thể yêu cầu thiết kế đưa Lớp hệ nhúng ưu tiên phát triển theo tiêu chí kích thước nhỏ gọn, tiêu thụ lượng ít, giá thành thấp Các chip xử lý nhúng cho lớp hệ thống ứng dụng thường yêu cầu khả tính toán vừa phải nên hầu hết xây dựng sở đồng xử lý bit- 16 bit 32 bit không hỗ trợ dấu phảy động hạn chế dung lượng khả tính toán Lớp hệ nhúng ưu tiên thực thi khả xử lý tính toán với tốc độ cực nhanh Các chip xử lý nhúng cho hệ thống hỗ trợ 1.3 Yêu cầu thiết kế hệ thống nhúng Với thiết kế hệ thống nhúng, yêu cầu hàng đầu phải tối ưu thông số thiết kế Có nhiều yêu cầu thiết kế người thiết kế phải đưa yêu cầu thiết kế cần phải đạt mục tiêu là: Tối ưu thông số thiết kế đồng thời Các thông số thiết kế:  Đặc tính xác định việc thực hệ thống  Tối ưu thông số thiết kế thách thức chủ yếu thiết kế hệ thống nhúng  Các thông số chung  Giá thiết bị: giá thành sản xuất sản phẩm, bao gồm giá NRE  Giá NRE (Giá kỹ thuật không sử dụng lại): Giá thiết kế hệ thống lần  Kích thước: không gian vật lý yêu cầu hệ thống  Chất lượng: thời gian làm việc tuổi thọ hệ thống, vv  Công suất: lượng công suất tiêu thụ hệ thống  Độ linh hoạt: khả thay đổi chức hệ thống không làm thay đổi giá NRE  Thời gian thử nghiệm: thời gian cần thiết để chế tạo phiên làm việc  Thời gian đưa thị trường: thời gian cần thiết để phát triển hệ thống bán tới khách hàng  Khả bảo trì: khả thay sửa chữa có cố  Độ tin cậy, độ an toàn, vv Giang Hồng Bắc Khoa Điện – Điện tử Hệ thống nhúng Yêu cầuu kinh nghiệm nghi phần cứng phần mềm để tốii ưu trình tr thiết kế Không đơn n m chuyên gia phần cứng, phần n mềm m mà người thiết kế phải hiểu nhiềuu công nghệ ngh khác để lựa chọn n công nghệ ngh tốt cho ứng dụng cụ thể Hình 1.3 Minh hhọa mối quan hệ thông số thiết thi kế 1.4 Qui trình phát triểển hệ thống nhúng Quá trình phát triển phầnn mềm nhúng thực theo chu trình sau: u: (1) Problem specification ecification (2) Tool/chip selection (3) Software plan (4) Device plan (5) Code/debug (6) Test (7) Integrate Giang Hồng Bắc Khoa Điện – Điện tử Giang Hồng Bắc Hệ thống nhúng Khoa Điện – Điện tử Hệ thống nhúng CHƯƠNG CẤU TRÚC PHẦN CỨNG HỆ NHÚNG 2.1 Các thành phần kiến trúc 2.1.1 Đơn vị xử lý trung tâm CPU (central processing unit) đóng vai trò não chịu trách nhiệm thực thi chức đơn vị tính thực lệnh Phần CPU đảm nhiệm chức đơn vị logic toán học (ALU arthimeic logic unit) Ngoài để hỗ trợ cho hoạt động ALU có thêm số thành phần khác giải mã decoder, sequencer ghi  Thanh ghi trỏ ngăn xếp - Stack pointer Thanh ghi lưu trữ địa ngăn xếp Theo nguyên lý giá trị địa chứa gh trỏ ngăn xếp giảm liệu lưu thêm vào ngăn xếp tăng liệu lấy khỏi ngăn xếp  Thanh ghi số - Index register Thanh ghi số sử dụng để lưu địa mode địa sử dụng Nó biết tới với tên gọi ghi trỏ hay ghi lựa chọn tệp Microchip  Thanh ghi địa lệnh / đếm chương trình - Program Counter Một ghi quan trọng CPU ghi đếm chương trình Thanh ghi đếm chương trình tăng lên Chương trình kết thúc ghi PC có giá trị địa cuối chương trình nằm nhớ chương trình  Thanh ghi tích lũy - Accumulator Thanh ghi tích lũy ghi giao tiếp trực tiếp với ALU sử dụng để lưu giữ toán tử kết phép toán trình hoạt động ALU 2.1.2 Xung nhịp trạng thái tín hiệu Trong VXL nói chung hoạt động hệ thống thực đồng dị theo xung nhịp chuẩn Các nhịp lấy trực tiếp gián tiếp từ nguồn xung chuẩn thường mạch tạo xung dao động thạch anh Để mô tả hoạt động hệ thống, tín hiệu liệu điều khiển thường mô tả trạng thái theo giản đồ thời gian mức tín hiệu Mục đích việc mô tả trạng thái tín hiệu theo giản đồ thời gian mức tín hiệu để phân tích xác định chuỗi kiện hoạt động chi tiết rong chu kỳ bus Nhờ việc mô tả xem xét đến khả đáp ứng thời gian kiện thực thi hệ thống thời gian cần thiết để thực thi hoạt động Giang Hồng Bắc Khoa Điện – Điện tử Hệ thống nhúng gian p gọi tác vụ có chu kỳ p gọi chu kỳ tác vụ Các loại tác vụ khác gọi tác vụ không chu kỳ 3.8 Lập lịch (Scheduling) Tại phải lập lịch? Để đảm bảo chế thực thi chia sẻ tài nguyên hữu hạn thoả mãn yêu cầu thời gian thực Lập lịch phải nhằm thoả mãn hay đạt tới thoả hiệp ràng buộc tài nguyên, phụ thuộc lẫn hay thời gian thực 3.8.1 Các khái niệm Lập lịch phép thực phân bổ gán quy trình thực thi tác vụ cho xử lý cho tác vụ thực hoàn toàn Lập lịch = tìm kiếm giản đồ phân bố thời gian thực đa nhiệm hợp lý với điều kiện ràng buộc cho trước Hay nói cách khác lập lịch phải xử lý để định điều phối trình/tác vụ thực Có số thông tin tác vụ phải quan tâm lập lịch thời gian thực nào, bao gồm:  Thời gian xuất (arrival time): Khi kiện xảy tác vụ tương ứng kích hoạt  Thời điểm bắt đầu thực thi ri (release time): Thời điểm sớm việc xử lý  sẵn sàng bắt đầu  Thời điểm bắt đầu thực si (starting time): Là thời điểm mà tác vụ bắt đầu việc thực  Thời gian tính toán/thực thi ci (Computation time): Là khoảng thời gian cần thiết để xử lý thực xong nhiệm vụ mà không bị ngắt  Thời điểm hoàn thành fi (finishing time): Là thời điểm mà tác vụ hoàn Giang Hồng Bắc 8 Khoa Điện – Điện tử Hệ thống nhúng thành việc thực  Thời gian rủi ro/ xấu wi (worst case time): khoảng thời gian thực lâu  xảy  Thời điểm kết thúc di (due time): Thời điểm mà tác vụ phải hoàn thành Hình 5-1: giản đồ thực tác vụ Ti Trên sở lập lịch phải thực toán tối ưu về:  Thời gian đáp ứng (response time)  Hiệu suất thực (số lượng công việc thực xong đơn vị thời gian)  Sự công thời gian chờ đợi (các tác vụ chờ đợi lâu) Ví dụ lịch thực tác vụ mô tả Hình 5-2 Hình 5-2: giản đồ lập lịch thực tác vụ Trong trường hợp ví dụ thông số thời gian thực tác vụ tính sau:  Thời gian tính toán C1 = C2 = 12  Thời gian bắt đầu thực s1 = 0; s2 = Giang Hồng Bắc Khoa Điện – Điện tử Hệ thống nhúng  Thời điểm hoàn thành: f1 = 18 , f2 = 28 Khoảng thời gian chênh lệch thời điểm kết thúc deadline (Lateness) Li = fi − d i : L1 = −4 , L2 =  Khoảng thời gian rỗi/dư thừa thời gian cho phép thực thời gian cần để thực tác vụ (Laxity) X I = di − − Ci : X1 = 13 , X = 11 3.8.2 Các phương pháp lập lịch phổ biến Hình 5-3: phân loại phương pháp lập lịch Tuỳ thuộc vào loại hình tác vụ, người ta hai phương pháp lập lịch có chu kỳ chu kỳ Lập lịch non-preemptive: Phương pháp đảm bảo tác vụ thực hoàn thành thực thi, thời gian đáp ứng cho kiện khác lâu Lập lịch preemptive: Phương pháp khắc phục nhược điểm lập lịch non- preemptive thời gian thực thi tác vụ lâu Các tác vụ thực bị ngắt chừng để phục vụ thực thi tác vụ khác Cơ chế lập lịch cho phép đảm bảo thời gian đáp ứng cho kiện tác vụ ngắn nhanh Giang Hồng Bắc Khoa Điện – Điện tử Hệ thống nhúng Lập lịch offline/tĩnh: Việc lập lịch thực dựa hiểu biết dự báo kiện tác vụ thực hệ thống (thời điểm xuất hiện, thời gian thực hiện, deadline…) định thời điểm thiết kế áp dụng cố định suốt trình hoạt động hệ thống Việc lập lịch trước có số ưu điểm sau:  Tác vụ lựa chọn thực thi khoảng thời gian số  Khả đáp ứng yêu cầu thời gian thực biết trước đảm bảo Nhược điểm: o Không thể thay đổi lịch trình thực hệ thống trình thực o Đòi hỏi phải có thông tin thời gian xác tác vụ để tính toán lập lịch Một thuật toán lập lịch tĩnh gọi tối ưu luôn tìm lịch điều phối thoả mãn ràng buộc cho thuật toán tĩnh khác tìm lời giải Lập lịch online/động: Bộ xử lý thực việc lập lịch trình thực thi dựa sở thông tin hoạt động hành hệ thống Sơ đồ lập lịch không xác định trước thay đổi động theo trình thực Các thuật toán lập lịch tĩnh tối ưu tối ưu hệ thống động Không tồn lời giải tối ưu cho việc lập lịch hệ thống nhiều xử lý thời điểm xuất yêu cầu thực thi tác vụ trước Các hạt nhân điều khiển theo chế ngắt thường thực thi chế lập lịch non- preemtive động loại hạt nhân vận hành theo trình lại thực Giang Hồng Bắc Khoa Điện – Điện tử Hệ thống nhúng thi theo chế preemptive động Một thuật toán lập lịch động gọi tối ưu tìm lịch điều phối điều khiển hệ thống thoả mãn ràng buộc thời gian cho mà thuật toán tĩnh không tìm Lập lịch tập trung phân tán: Việc lập lịch thực áp dụng cho tác vụ thực thi (tập trung) nhiều xử lý (phân tán) Lập lịch Mono hay Multi- processor: Nhiệm vụ lập lịch thực thi đảm nhiệm (mono) nhiều vi xử lý (multi) Tuỳ thuộc vào độ phức tạp thuật toán cần xử lý lập lịch mà người ta định phải sử dụng phương pháp lập lịch mono hay multi- processor Tính khả lập lịch: Một hệ thống với tập tác vụ điều kiện ràng buộc gọi khả lập lịch tồn chế lịch trình thực thoả mãn tác vụ điều kiện ràng buộc Ví dụ lập lịch cho hệ thống đa nhiệm với tác vụ Tác vụ thực theo chu kỳ tác vụ thực không theo chu kỳ với thời gian thực thi lớn thời gian chu kỳ lặp lại tác vụ Giang Hồng Bắc Khoa Điện – Điện tử Hệ thống nhúng Hình 5-4: giản đồ thời gian thực lịch tác vụ 3.8.3 Kỹ thuật lập lịch FCFS Trong chế lập lịch đến trước phụ vụ trước tình xử lý theo thứ tự mà xuất yêu cầu hoàn thành Cơ chế lập lịch thuộc loại không ngắt có ưu điểm dễ dàng thực thi Tuy nhiên, không phù hợp cho hệ thống mà hỗ trợ nhiều người sử dụng có biến đổi lớn thời gian trung bình mà trình hay tác vụ phải chờ đợi để xử lý Hơn việc xử lý không ngắt nên có tượng chiếm hữu độc quyền xử lý thời gian dài gây trễ bất thường trình thực tác vụ phải chờ đợi khác Shortest Job First - SJF Trong chế lập lịch tác vụ có thời gian thực thi ngắn có quyền ưu tiên cao phục vụ trước Vấn đề gặp phải chế lập lịch trước thời gian thực thi tác vụ tham gia chương trình thông thường phải áp dụng chế tiên đoán đánh giá dựa vào kinh nghiệm tác vụ thực thi hệ thống Điều chắn khó để đảm bảo độ xác Cơ chế lập lịch áp dụng cho loại ngắt không ngắt Rate monotonic (RM): Phương pháp lập lich RM có lẽ thuật toán biết tới nhiều áp dụng cho tác vụ hay trình độc lập Phương pháp dựa số giả thiết sau: (1) Tất tác vụ tham gia hệ thống phải có deadline kiểu chu kỳ (2) Tất tác vụ độc lập với (3) Thời gian thực tác vụ biết trước không đổi (4) Thời gian chuyển đổi ngữ cảnh thực nhỏ bỏ qua Giang Hồng Bắc Khoa Điện – Điện tử Hệ thống nhúng Thuật toán RM thực thi theo nguyên lý gán mức ưu tiên cho tác vụ dựa chu kỳ chúng Tác vụ có chu kỳ nhỏ có gán mức ưu tiên cao Theo nguyên lý với tác vụ chu kỳ không thay đổi RM phương pháp lập lịch cho phép ngắt mức ưu tiên cố định Tuy nhiên RM hỗ trợ yêu cầu hệ thống không tốt Earliest-deadline-first (EDF) Như tên gọi phương pháp, thuật toán lập lich theo phương pháp sử dụng deadline tác vụ hay điều kiện ưu tiên để xử lý điều phối hoạt động Tác vụ có deadline gần có mức ưu tiên cao tác vụ có deadline xa nhận mức ưu tiên thấp Ưu điểm bật phương pháp giới hạn lập lịch đáp ứng 100% cho tất tập tác vụ Hơn mức ưu tiên gán cho tác vụ trình hoạt động động chu kỳ tác vụ thay đổi lúc theo thời gian EDF áp dụng cho tập tác vụ chu kỳ mở rộng để đáp ứng cho trường hợp deadline thay đổi khác theo chu kỳ Vấn đề thuật toán lập lich EDF đảm bảo tác vụ hệ thống không thực thi tình độ hệ thống bị tải Trong nhiều trường hợp mức độ sử dụng trung bình nhỏ 100% tình vượt qua khả đáp ứng hệ thống tức có tác vụ không đảm bảo thực thi Trong trường hợp cần phải điều khiển để biết tác vụ bị lỗi không thực thành công tác vụ thực thành công trình độ Minimum Laxity first (MLF) Cơ chế lập lịch ưu tiên tác vụ thời gian lại để thực trước phải kết thúc để đảm bảo yêu cầu thực thi Đây xem chế lập lịch gán quyền ưu tiên động dễ đạt tối ưu hiệu suất thực công hệ thống Round Robin Giang Hồng Bắc Khoa Điện – Điện tử Hệ thống nhúng Đây chế lập lịch phân bổ đặn, ngắt đơn giản Mỗi tác vụ xử lý/phục vụ khoảng thời gian định lặp lại theo chu trình xuyên suốt toàn tác vụ tham gia hệ thống Khoảng thời gian phục vụ cho tác vụ trình thoả hiệp thời gian thực tác vụ thời gian thực chu trình Có thể chọn khoảng thời gian nhỏ đôi lúc không nhận có phân bổ thực hệ thống Tuy nhiên thời gian nhỏ làm tính hiệu thực toàn hệ thống cần nhiều thời gian việc chuyển đổi ngữ cảnh cho tác vụ sau chu trình thực 3.9 Thiết kế phần mềm hệ thống điều khiển tốc độ động điện chiều Mô hình thực thi điều khiển nhúng Hình 6-9: hệ thống điều khiển số Để thực thi điều khiển số thiết bị vật lý thực phải đòi hỏi xét xem điều khiển với mô hình hàm truyền cho thực hóa không Điều kiện phải xét thực để đảm bảo đầu hệ thống lại xuất trước có tín hiệu vào Hay nói cách khác hệ thống xây dựng phải tuân thủ tính nhân Nếu khai triển hàm truyền điều khiển số mô tả dạng tổng quát Giang Hồng Bắc Khoa Điện – Điện tử Hệ thống nhúng thành chuỗi lũy thừa theo z phải không phép chứa phần tử chứa lũy thừa dương z Hay nói cách khác điều khiển mô tả (1.5) phải có bậc ≤ tức bậc tử số phải nhỏ bậc mẫu số ( n ≥ m ) Sau thiết kế điều khiển số việc lại lập trình nạp vào điều khiển vật lý khả trình Thực chất trình thực thi hàm truyền điều khiển số lập trình số điều khiển vật lý có Ở chủ yếu quan tâm đến việc triển khai để chuẩn bị cho bước lập trình hàm truyền điều khiển số Xuất phát từ mô tả hàm truyền dạng tổng quát điều khiển số đó, a0 ≠ b0 ≠ ; m n số nguyên dương Có thể triển khai để thực thi hàm truyền điều khiển số theo cách sau:  Triển khai lập trình số trực tiếp Để triển khai lập theo phương pháp lập trình trực tiếp hàm truyền điều khiển cho biểu diễn miền z phải chuyển đổi dạng hàm truyền rời rạc Từ đẳng thức (1.7) dễ dàng tính giá trị đầu u* (t ) điều khiển số cho theo giá trị khứ đầu vào e* (t ) giá trị khứ Giang Hồng Bắc Khoa Điện – Điện tử Hệ thống nhúng Để thực điều khiển yêu cầu phải lưu trữ giá trị khứ đầu vào đầu điều khiển Với điều khiển cho yêu cầu phải có n m giá trị cần phải lưu trữ hay nói cách khác cần phải có n - m phần tử lưu trữ Một phương pháp khác để triển khai lập trình trực tiếp sử dụng chế tách trực tiếp đầu vào đầu điều khiển theo biến trung gian X(z) Không tính tổng quát nhân tử mẫu hàm truyền điều khiển số cho với biến X(z) Từ rút hàm truyền đầu vào E(z) theo X(z) hàm truyền đầu U(z) theo X(z) Phương pháp thực sau: Theo phương pháp yêu cầu số phần tử lưu trữ giá trị n, bậc đa thức mẫu số hàm truyền điều khiển số cho Từ đẳng thức (1.9) (1.10) ta dễ dàng xây dựng giản đồ trạng thái mô tả hàm truyền điều khiển số (giả thiết m = n = ) Hình 6-10: giản đồ trạng thái hệ thống số Triển khải lập trình số ghép tầng Cách triển khai yêu cầu chuyển đổi điều khiển dạng tích hàm truyền đơn giản để dễ dàng thực chương trình đơn giản Giang Hồng Bắc Khoa Điện – Điện tử Hệ thống nhúng Hay nói cách khác điều khiển số cho kết ghép tầng nhiều điều khiển nhỏ Triển khai lập trình số song song Bộ điều khiển cho tách thành tổng điều khiển đơn giản thực lập trình song song cho điều khiển 6.3.2 Ví dụ triển khai điều khiển PID số Xấp xỉ hoá thành phần vi tích phân Có phương pháp xấp xỉ gián đoạn phổ biến áp dụng cho thành phần tích phân: vượt trước (forward), vượt sau (backward), trapezoidal Xấp xỉ sai phân vượt trước Áp dụng chuyển đổi z cho (1.11) ta thu Dó xấp xỉ hoá tích phân là: Hình 6-11: xấp xỉ sai phân vượt trước Xấp xỉ sai phân vượt sau Tương tự sai phân vượt trước ta có xấp xỉ tích phân sau: Giang Hồng Bắc Khoa Điện – Điện tử Hệ thống nhúng Hình 6-12: xấp xỉ sai phân vượt sau Xấp xỉ Trapezoidal Phép xấp xỉ tích phân thu là: Hình 6-13: xấp xỉ trapezoidan Đẳng thức lý tưởng mô tả điều khiển PID đó, K hệ số khuếch đại, TI số thời gian tích phân, TD số thời gian vi phân Giang Hồng Bắc 9 Khoa Điện – Điện tử Hệ thống nhúng Trong trường hợp chu kỳ trích mẫu nhỏ, đẳng thức (1.16) chuyển sang dạng đẳng thức sai phân phương pháp rời rạc hoá Trong đó, thành phần vi phân xấp xỉ phép tính sai phân bậc thành phần tích phân xấp xỉ dạng vượt trước Bằng phép rời rạc ta thu đẳng thức mô tả điều khiển PID số sau: Từ đẳng thức (1.17) ta dễ dàng nhận thấy để thực thi điều khiển PID cần thông tin tất sai lệch e khứ Để thuận tiện cho việc thực lập trình, dạng đệ qui phù hợp rút từ (1.17) sau: Từ (1.17) (1.18) ta rút algorithm điều khiển PID số: Mô hình điều khiển dạng hàm truyền ta có: đó, thành phần tích phân xấp xỉ theo ba cách mô tả phần 6.1, thành phần vi phân xấp xỉ sau: từ (1.21) xấp xỉ hàm truyền thành phần vi phân Giang Hồng Bắc Khoa Điện – Điện tử Hệ thống nhúng Như hàm truyền điều khiển PID số xấp xỉ theo dạng sau: Giang Hồng Bắc Khoa Điện – Điện tử Hệ thống nhúng TÀI LIỆU THAM KHẢO [1]Frank Vahid and Tony Givargis : Embedded System Design: A Unified Hardware/Software Approach Department of Computer Science and Engineering University of California 1999 [2] Michael I.Pont : Programming Embdded Systems I University of Leicester 2006 [3] Michael I.Pont : Programming Embdded Systems II University of Leicester 2006 [4] John Catsoulis Designing Embedded Hardware Second Edition Published by O'Reilly Media, Inc., 1005 Gravenstein Highway North, Sebastopol, CA 95472 Giang Hồng Bắc ... Điện tử Hệ thống nhúng hệ nhúng, ví dụ thiết bị truyền thông, thiết bị đo lường điều khiển, kể hàng loạt thiết bị hệ thống nhúng tồn quanh ta, chúng hệ nhúng Vậy thực chất hệ nhúng phần hệ thống. .. – Điện tử Hệ thống nhúng CHƯƠNG GIỚI THIỆU CHUNG 1.1 Các khái niệm hệ nhúng 1.2 Đặc điểm công nghệ xu phát triển hệ nhúng 1.2.1 Đặc điểm công nghệ 1.2.2 Xu phát triển tăng trưởng hệ nhúng 1.3... nhanh không thua chí tăng nhanh nhiều theo phát triển hệ nhúng 1.1 Các khái niệm hệ nhúng Hệ nhúng Hình 1: vài hình ảnh hệ nhúng Trong giới hệ thống điện/điện tử hay thiết bị điện có khả xử lý thông

Ngày đăng: 24/10/2017, 13:23

Mục lục

  • CHƯƠNG 1 GIỚI THIỆU CHUNG

    • 1.1 Các khái niệm về hệ nhúng

      • Hình 1: một vài hình ảnh về hệ nhúng

      • Hình 1-2: Phân bố quan hệ giữa hệ nhúng & thời gian thực

      • 1.2 Đặc điểm công nghệ và xu thế phát triển của hệ nhúng

        • 1.2.1 Đặc điểm công nghệ

        • 1.2.2 Xu thế phát triển và sự tăng trưởng của hệ nhúng

        • 1.3 Yêu cầu thiết kế hệ thống nhúng

        • 1.4 Qui trình phát triển hệ thống nhúng

        • CHƯƠNG 2 CẤU TRÚC PHẦN CỨNG HỆ NHÚNG

          • 2.1 Các thành phần kiến trúc cơ bản

            • 2.1.1 Đơn vị xử lý trung tâm

            • 2.1.2 Xung nhịp và trạng thái tín hiệu

            • 2.1.3 Bus địa chỉ và dữ liệu điều khiển

            • 2.1.4 Bộ nhớ và kiến trúc bộ nhớ

              • Bộ nhớ FLASH

              • Bộ nhớ dữ liệu RAM

                • Hình 2-1: Mô tả trạng thái tín hiệu logic tăng và giảm

                • Hình 2-2: Cấu trúc một phần tử nhớ DRAM

                • 2.1.5 Ngoại vi

                  • DMA chu kỳ đơn và nhóm

                    • Hình 2 – 7 : Nhịp hoạt động DMA

                    • Chu kỳ rỗi ( Cycle Stealing)

                      • Hình 2 – 8: Sơ đồ nguyên lý mạch chuyển đổi DAC

                      • Hình 2 – 10: Sơ đồ nguyên lý cấu trúc ADC754A

                      • Hình 2 – 11: Sơ đồ bố trí chân của chip ADC574A

                      • Hình 2-13: Thanh ghi từ điều khiển chọn chế độ hoạt động cho 82C55A

                      • Bộ định thời / Bộ đếm C8254

                        • Hình 2-14: Sơ đồ cấu trúc chức năng 8254

                        • 2.1.6. Giao diện

                          • Giao diện song song 8 bit/16 bit

                            • Hình 2 – 15: Cấu trúc nguyên lý điển hình của một cổng I/O logic

                            • Hình 2 – 16: Cấu trúc đơn giản hóa của USART

Tài liệu cùng người dùng

Tài liệu liên quan