Nghiên cứu, thiết kế hệ thống nâng cao chất lượng tiếng nói sử dụng công nghệ FPGA

LỜI CAM ĐOAN Tôi xin cam đaon luận văn công trình nghiên cứu riêng cá nhân Kết luân văn hoàn toàn kết tự thân tìm hiểu, nghiên cứu hướng dẫn giáo viên hướng dẫn PGS.TS Nguyễn Quốc Cường Tôi hoàn toàn chịu trách nhiệm tính pháp lý trình nghiên cứu khoa học luận văn Hà Nội, tháng năm 2016 HỌC VIÊN Vũ Thạch Dương LỜI CẢM ƠN Đầu tiên, xin gửi lời cảm ơn tới Ban Giám hiệu Trường Đại học Bách Khoa Hà Nội, cán Viện Điện, viện sau đại học tạo điều kiện giúp đỡ suốt thời gian học vừa qua thời gian làm luận văn tốt nghiệp Sau thời gian nghiên cứu, tìm hiểu thực nghiệm, hoàn thành luận văn tốt nghiệp thời hạn Có thành đó, cố gắng nỗ lực thân có đóng góp to lớn từ thầy giáo PGS.TS Nguyễn Quốc Cường, người trực tiếp hướng dẫn, bảo tận tình cung cấp nhiều kiến thức kinh nghiệm quý báu cho suốt trình vừa qua Tôi xin bày tỏ lòng biết ơn sâu sắc tới thầy, kính chúc thầy mạnh khoẻ công tác tốt Đồng thời, xin gửi lời cảm ơn đến toàn thể thầy cô giáo viện Điện, người trực tiếp giảng dạy, truyền đạt cho nhiều kiến thức quý báu Cuối xin gửi lời cảm ơn chân thành tới gia đình bạn bè Chính gia đình bạn bè nguồn động viên hỗ trợ vô to lớn giúp có thêm động lực để hoàn thành luận văn Học viên Vũ Thạch Dương MỤC LỤC MỤC LỤC DANH MỤC HÌNH VẼ DANH MỤC BẢNG BIỂU Chương 1: TỔNG QUAN VỀ CÔNG NGHỆ FPGA VÀ KIT PHÁT TRIỂN DE2 1.1 Công nghệ FPGA 1.2 Kit phát triển DE2 1.2.1 Giới thiệu chung 1.2.2 Tổng quan phần cứng tích hợp KIT DE2 11 1.3 Phần mềm Quartus II 12 Chương : TỔNG QUAN VỀ NÂNG CAO CHẤT LƯỢNG TIẾNG NÓI 14 2.1 Giới thiệu chung 14 2.2 Các đặc điểm tiếng nói 15 2.3 Các nguồn nhiễu 17 2.4 Phân loại phương pháp nâng cao chất lượng tín hiệu giọng nói 18 Chương 3: XÂY DỰNG ỨNG DỤNG NÂNG CAO CHẤT LƯỢNG GIỌNG NÓI 21 3.1 Thiết kế tổng quát 21 3.1.1 Tổng quan thiết kế nguyên lý hoạt động hệ thống 21 3.1.2 Hoạt động hệ thống 23 3.2 Thiết kế module Audio_Controller 23 3.2.1 Giới thiệu chung WM8731 24 3.2.2 Các chế độ hoạt động 26 3.2.3 Các ghi thiết lập, điều khiển 28 3.2.4 Kết nối WM8731 KIT DE2 30 3.2.5 Module Audio_Controller 31 3.3 Thiết kế module SDRAM 32 3.3.1 Giới thiệu chung SDRAM KIT DE2 32 3.3.2 Module SDRAM 32 3.4 Thiết kế module FIR_Filter 34 3.4.1 Lý thuyết lọc FIR thông dải 34 3.4.2 Module FIR_Filter 36 3.4.3 Sử dụng công cụ Matlab xây dựng thông số cho lọc FIR 37 3.5 Thiết kế module Display 39 3.5.1.Giới thiệu chung chuẩn giao tiếp VGA KIT DE2 39 3.5.2 Module Display 40 3.6 Thiết kế module xử lý trung tâm “Core Controller” 41 Chương 4: KẾT QUẢ THỰC NGHIỆM 42 4.1 Các công việc thực 42 4.1.1 Xây dựng Module Audio_Controller 42 4.1.2 Xây dựng Module Core Controller 45 4.2.3 Module FIR_Filter 47 4.2.4 Module SDRAM 48 4.2.5 Module display 49 4.2 Kết đạt 50 4.2.1 Kết thiết kế phần mềm Quartus II 50 4.2.2 Kết chạy thực nghiệm Board DE2 51 KẾT LUẬN 52 TÀI LIỆU THAM KHẢO 53 DANH MỤC HÌNH VẼ Hình 1.1: Chip FPGA Hình 1.2: Cấu trúc FPGA[10] Hình 1.3: Cấu trúc FPGA[10] Hình 1.4: Hình ảnh KIT DE2 hãng Altera Hình 1.5: Sơ đồ khối KIT FPGA -DE2 11 Hình 1.6: Giao diện khởi động phần mềm Altera 12 Hình 2.1: Các nguồn tiếng ồn thường gặp[7] 18 Hình 3.1: Sơ đồ khối hệ thống 21 Hình 3.2: Sơ đồ chân vi mạch WM8731[11] 24 Hình 3.3: Sơ đồ cấu trúc WM8731[11] 25 Hình 3.4: Chế độ Bypass [11] 26 Hình 3.5: Chế độ Sidetone[11] 27 Hình 3.6: Sơ đồ ghép nối vi mạch WM8731 KIT DE2.[12] 30 Hình 3.7: Module Audio_Controller 31 Hình 3.8: Sơ đồ chân SDRAM tích hợp KIT DE2[12] 32 Hình 3.9: Module SDRAM 33 Hình 3.10: Cấu trúc lọc FIR thể trễ 35 Hình 3.11: Sự thực lọc FIR dạng trực tiếp 36 Hình 3.12: Sự thực ngang hàng lọc FIR 36 Hình 3.13: Module FIR_Filter 37 Hình 3.14: Thiết kế lọc công cụ Matlab 38 Hình 3.15: Sơ đồ ghép nối IC xử lý hình ảnh ADV7123 KIT DE2.[12] 39 Hình 3.16: Module vga_adapter 39 Hình 3.17: Module display 40 Hình 3.18: Module xử lý trung tâm Core_controller 41 Hình 4.1: Module Audio_controller 43 Hình 4.2: Module Core Controller 45 Hình 4.3: Sơ đồ máy trạng thái bên module xử lý trung tâm 47 Hình 4.4: Cấu trúc bên module FIR_Filter 48 Hình 4.5: Module SDRAM 49 Hình 4.6: Module Display 50 Hình 4.7: Hệ thống sau thiết kế ngôn ngữ mô tả phần cứng 50 Hình 4.8: Chạy thực nghiệm hệ thống KIT DE2 51 DANH MỤC BẢNG BIỂU Bảng 3.1 Điều khiển chọn chế độ Bypass 26 Bảng 3.2 Điều khiển chọn chế độ Sidetone 28 Bảng 3.3 Điều khiển chọn chế độ phát qua DAC 28 Bảng 3.4 Các ghi điều khiển WM8731[11] 29 Bảng 3.5 Các đường tín hiệu ghép nối với CODEC WM8731.[12] 30 Bảng 3.6 Các chân tín hiệu điều khiển ghép nối với SDRAM[12] 33 Bảng 3.7 Một vài cửa sổ thông dụng 35 Bảng 3.8 Các chân tín hiệu điều khiển ghép nối với cổng VGA[12] 40 Bảng 4.1 Bảng trạng thái module Core Controller 46 Chƣơng 1: TỔNG QUAN VỀ CÔNG NGHỆ FPGA VÀ KIT PHÁT TRIỂN DE2 1.1 Công nghệ FPGA Hình 1.1: Chip FPGA Field Programmable Gate Arrays (FPGA) dòng chip logic số đại lập trình được, tức ta sử dụng chúng để lập trình cho hầu hết chức thiết kế số Programmable nghĩa lập trình được, người sử dụng lập trình lại cho chip nơi sử dụng với ứng dụng cụ thể khác không cần phải thiết sử dụng theo cấu hình đưa nơi sản xuất FPGA tạo thành từ mảng (matrix hay array) phần tử khả trình nên gọi Programmable Gate Array Bản thương mại FPGA Xilinx giới thiệu vào năm 1984 Chip FPGA chứa 64 phần tử logic khả trình 58 đầu vào số Ngày nay, FPGA chứa hàng trăm nghìn phần tử logic hàng nghìn ngõ vào Phần lớn sản phẩm FPGA thị trường dựa công nghệ SRAM với hãng sản xuất lớn Xilinx Altera Ngoài có hãng khác sản xuất FPGA với mục đích chuyên dụng (Atmel, Actel, Lattice, SiliconBlue, ) Kiến trúc FPGA bao gồm thành phần chính: + Khối logic tái cấu hình - Configurable Logic Blocks (CLBs) thực chức logic + Các kết nối khả trình bên - Programmable Interconnect lập trình để kết nối đầu vào đầu CLB khối I/O bên + Các khối I/O cung cấp giao tiếp ngoại vi tín hiệu bên Dưới sơ đồ cấu tạo chip FPGA khối cấu thành Hình 1.2: Cấu trúc FPGA[10] Khối logic tái cấu hình Mục đích việc lập trình khối logic FPGA để cung cấp phép tính phần tử nhớ bản, sử dụng hệ thống số Một phần tử logic gồm mạch tổ hợp lập trình, FlipFlop chốt Ngoài khối logic đó, nhiều chip FPGA gồm hỗn hợp khối khác nhau, số dùng cho chức cụ thể, chẳng hạn khối nhớ chuyên dụng, nhân ghép kênh Tất nhiên, cấu hình nhớ sử dụng tất khối logic để điều khiển chức cụ thể phần tử bên khối Kết nối khả trình Các liên kết FPGA dùng để liên kết khối logic I/O lại với để tạo thành thiết kế hoàn chỉnh Các liên kết khả trình bao gồm ghép kênh, transistor cổng đệm ba trạng thái Nhìn chung, transistor ghép kênh dùng cụm logic để kết nối phần tử logic lại với nhau, ba dùng cho cấu trúc định tuyến bên FPGA Một số FPGA cung cấp nhiều kết nối đơn giản khối logic, số khác cung cấp kết nối nên định tuyến phức tạp Khối I/O khả trình I/O cung cấp giao tiếp khối logic đến thành phần bên Một vấn đề quan trọng thiết kế kiến trúc I/O việc lựa chọn tiêu chuẩn điện áp cung cấp điện áp tham chiếu hỗ trợ Theo thời gian, kiến trúc FPGA phát triển thông qua việc bổ sung khối chức đặc biệt lập trình, nhớ (Block RAMs), logic số học, nhân, chí vi xử lý nhúng thêm vào nhu cầu nguồn tài nguyên cho ứng dụng Kết FPGA ngày cung cấp nhiều nguồn tài nguyên so với FPGA trước Hình 1.3: Cấu trúc FPGA[10] Ở ta chọn xuất hệ số dạng hexa để dễ dàng thêm vào phần thiết kế mô tả phần cứng file verilog 3.5 Thiết kế module Display 3.5.1.Giới thiệu chung chuẩn giao tiếp VGA KIT DE2 Trên KIT FPGA DE2 có tích hợp sẵn IC giao tiếp , xử lý hình ảnh ADV7123 cho phép truyền tín hiệu hình ảnh theo chuẩn VGA Dưới sơ đồ ghép nối IC KIT DE2 Hình 3.15: Sơ đồ ghép nối IC xử lý hình ảnh ADV7123 KIT DE2.[12] Ngoài ra, thư viện cung cấp bới nhà xuất có sẵn module “VGA_adapter” giúp ta đơn giản hóa việc truyền hình ảnh theo chuẩn Hình 3.16: Module vga_adapter 39 3.5.2 Module Display Sau có “sự hỗ trợ” module “vga_adapter” công việc trở nên đơn giản nhiều Đầu module có hầu hết chân tín hiệu để nối với phần cứng VGA (VGA_BLANK, VGA_HS, VGA_VS,VGA_SYNC…) Tương tự sử dụng thư viện SDRAM, ta cần khai báo chân tín hiệu để kết nối với phần cứng Danh sách chân tín hiệu điều khiển xung Clock thể bảng đây: Bảng 3.8 Các chân tín hiệu điều khiển ghép nối với cổng VGA[12] Từ ta đưa thiết kế Module Display, đầu module tọa độ màu sắc cần hiển thị hình Đầu vào module tín hiệu âm thanh, giọng nói truyền đến từ xử lý trung tâm(ngoài có xung Clock tín hiệu reset) Hình 3.17: Module display 40 3.6 Thiết kế module xử lý trung tâm “Core Controller” Đây module điều khiển hệ thống, nhận gửi tín hiệu từ khối khác hệ thống Các đầu vào đầu module thể hình (Ngõ vào phía trái, ngõ phía bên phải) Các ngõ vào ram_valid, ram_waitrq nối với đầu khối điều khiển RAM Audio_available, audio_allowed, audio_in nối với module Audio_controller Các ngõ vào play, rec, pause nối với switch để làm tín hiệu điều khiển cho hệ thống Thực chất khối ta cần sử dụng biến trạng thái để chọn chế độ hoạt động từ ghép nối xác đường dẫn đầu vào tới đầu cho với chế độ Hình 3.18: Module xử lý trung tâm Core_controller 41 Chƣơng 4: KẾT QUẢ THỰC NGHIỆM 4.1 Các công việc thực Từ phân tích, thiết kế chương trước ta tiến hành bước thực nghiệm để hoàn thành ứng dụng Đây hệ thống tương đối phức tạp Trong có sử dụng nhiều thư viện hỗ trợ từ nhà sản xuất tải xuống từ trang chủ Altera.com diễn đàn Alteraforum.com Do số hạn chế thời gian lực thân nên qua thời gian thực luận văn, chưa hoàn thiện phần chức truyền thông hệ thống Ứng dụng dừng lại việc thu âm, xử lý phát lại với mức độ đơn giản Trong báo cáo trình bày số phần công việc, kết thiết kế module quan trọng Toàn thiết kế, tham khảo CD kèm theo báo cáo Đầu tiên ta sử dụng phần mềm Quartus II thiết kế xây dựng khối module thiết kế, sau ghép nối khối module lại với cách khai báo đường dẫn Thông số lọc FIR nhập từ kết cho phần mềm Matlab Sau nạp chương trình xuống Board DE2 chạy thử hiệu chỉnh Sau ta vào phân tích điểm quan trọng trình xây dựng, thiết kế cho module hệ thống 4.1.1 Xây dựng Module Audio_Controller Hình 4.1 phía cấu trúc bên module Audio_controller sau thiết kế Trong thiết kế có sử dụng thư viện Audio_Config, Audio_Clock… 42 Hình 4.1: Module Audio_controller Ta mô tả hoạt động module thông qua chức chân tín hiệu sau: + I2C_SDAT I2C_SCLK hai chân giao chuẩn I2C, hai chân nối với hai chân I2C tương ứng CODEC WM8731 với tác dụng cấu hình chế độ hoạt động cho CODEC + Chân read_audio_in nối với chân read_audio_in module “Core” Khi có tín hiệu điều khiển từ module core qua chân liệu từ module core truyền vào module Audio_Controller thông qua hai đường tín hiệu là: Left_channel_audio_out Right_channel_audio_out 43 + Tín hiệu Left_channel_audio_out Right_channel_audio_out sau chuyển tới chân AUD_DACDAT để tới CODEC phát loa headphone + Chân write_audio_out nối với chân write_audio_out module “Core” Khi có tín hiệu điều khiển từ module core qua chân liệu từ module Audio_Controller truyền vào module core thông qua đường tín hiệu audio_in (do tín hiệu thu vào từ micro tín hiệu đơn kênh) + Hai chân tín hiệu “audio_avaiable” “audio_allowed” hai tín hiệu trạng thái cho biết module Audio_Controller có sẵn sàng cho việc truyền nhận liệu hay không Hai tín hiệu sử dụng đầu vào điều khiển trung tâm “Core_Controller” để đưa tín hiệu điều khiển cách xác Trong ứng dụng ta thu tín hiệu âm trực tiếp từ ngõ vào Microphone lưu trữ SDRAM Sau phát lại (qua lọc không) Do ta thiết lập chế độ hoạt động ban đầu cho WM8731 sau (bảng 3.6 đưa danh sách ghi cần cấu hình): + Chọn đầu vào âm Microphone + Không chọn chế độ boost cho Microphone + Chọn chế độ Bypass + Chọn âm lượng phát qua bit RHPVOL[6:0] LHPVOL[6:0] với giá trị tương ứng 1111111 +6dB 0110000 -73dB Ở ta chọn âm lượng phát -2dB + Chế độ hoạt động Slave 44 4.1.2 Xây dựng Module Core Controller Dưới phần cấu trúc module xử lý trung tâm Hình 4.2: Module Core Controller Cấu trúc phần cứng module tương đối lớn, quan sát tổng quan thiết kế chất lượng hình ảnh không cao Để quan sát rõ hình ảnh thiết kế ta nên xem chức mô RTL View phần mềm Quartus II Ta mô hoạt động module thông qua chức số chân tín hiệu sau: + Các chân liệu vào, bao gồm đường tín hiệu vào từ module Audio_Controller (audio_in) lọc FIR(data_ram_out) + Tương tự chân tín hiệu hai khối “audio_out” “data_ram_in” + Các chân tín hiệu vào gồm có hai chân tín hiệu từ “audio_controller” “audio_allowed” “audio_avaiable” giới 45 thiệu phía hai chân tín hiệu cho biết trạng thái SDRAM “ram_waitrq” “ram_valid” + Các chân tín hiệu điều khiển ngõ gồm có hai chân tín hiệu đọc/ghi vào SDRAM (write_ram, read_ram) hai chân tín hiệu đọc ghi vào module “audio controller” (read_audio_in, write_audio_out) Trong module ta chọn chế độ hoạt động qua số switch có sẵn KIT DE2 sau: + SW[17] điều khiển chức phát âm, tích cực mức cao + SW[16] chọn chức tạm dừng phát, tích cực mức cao + SW[15] điều khiển chức ghi âm, tích cực mức cao Để hoạt động module diễn mong muốn ta sử dụng biến trạng thái với nhiều trạng thái khác để dễ dàng quản lý hoạt động, ta có bảng trạng thái sau cấu sau: Bảng 4.1 Bảng trạng thái module Core Controller 46 Phần mềm cho phép ta kiểm tra tính xác thiết kế thông qua sơ đồ máy trạng thái hình 4.3 Hình 4.3: Sơ đồ máy trạng thái bên module xử lý trung tâm 4.2.3 Module FIR_Filter Như phân tích phần thiết kế, ta xây dựng lọc FIR thông dải cho ứng dụng theo sơ đồ hình 3.11: Đầu vào x(n) đặt tên f_in tín hiệu âm 16 bit, đầu y(n) đặt tên f_out đưa vào chân “ram_data_out” xử lý trung tâm Thông hệ số “h” lọc lấy từ “fdatool” Matlab Khi hoạt động, cộng, nhân hoạt động song song, rút ngắn thời gian xử lý lọc nhiều so với sử dụng vi điều khiển thông thường Trong ứng dụng ta sử dụng bậc lọc 50, nhiên chức mô “RTL View” phần mềm Quartus mô hết cấu trúc mạch lớn (chức biên dịch hoạt động bình thường) Ở để tăng tính trực quan, chọn số bậc lọc để 47 phần mềm mô thiết kế module “FIR_Filter” sau: Hình 4.4: Cấu trúc bên module FIR_Filter 4.2.4 Module SDRAM Module thành phần giao tiếp trực tiếp với SDRAM tích hợp Board DE2 Các tín hiệu điều khiển đọc ghi nối với ngõ module “Core_controller” để nhận tín hiệu điều khiển module Dữ liệu đầu vào module liệu module “Core_controller” Dữ liệu đưa tới module FIR qua chân tín hiệu vào f_in Đường liệu được kết nối với SDRAM khai báo theo kiểu “inout” có nghĩa vừa truyền nhận tín hiệu từ SDRAM Đây module tham khảo thư viện nhà sản xuất, ta khai báo thêm số phần kết nối với module khác để phù hợp với yêu cầu đặt toán 48 Hình 4.5: Module SDRAM 4.2.5 Module display Đây module kết nối trực tiếp với đầu vào module vga_adapter Tín hiệu đầu vào module tín hiệu âm chuyển đến từ module “Core_controller” Ngoài ra, ta sử dụng tín hiệu “pause” module xử lý để làm tín hiệu tạm dừng cho module Display Nghĩa ta tạm dừng việc phát âm loa (headphone) ta tạm dừng việc truyền hình ảnh, điều giúp hoạt động hệ thống trở nên đồng Về thuật toán để hiển thị hình ảnh, ta chọn độ phân giải 320x240, màu sắc hiển thị màu trắng đen Với đầu vào tọa độ x y, ta sử dụng vòng quét để duyệt hết hàng dọc theo trục x, trục y ta cho “điểm sáng” có “cao độ” ứng với giá trị liệu âm nhận trục ngang có cao độ 120 (vì với độ phân giải 320x240 đường ngang có cao độ 120 đường ngang hình, nên ta chọn đường trực quan nhất) 49 Hình 4.6 hình ảnh bên module Display Hình 4.6: Module Display 4.2 Kết đạt đƣợc 4.2.1 Kết thiết kế phần mềm Quartus II Sau tạo thành khối module vào tiến hành kết nối cho module ta thu cấu trúc hệ thống sau (sử dụng công cụ RTL View) Hình 4.7: Hệ thống sau thiết kế ngôn ngữ mô tả phần cứng 50 4.2.2 Kết chạy thực nghiệm Board DE2 Sau hoàn tất biên dịch chương trình phần mềm, ta tiến hành download chương trình xuống KIT DE2 chạy thực nghiệm, hình ảnh tín hiệu phát lại sau thu âm lọc Kết chạy thực nghiệm cho thấy âm thu có cải thiện, nhiên chất lượng chưa cao Hình 4.8: Chạy thực nghiệm hệ thống KIT DE2 51 KẾT LUẬN Sau thời gian thực đề tài với cố gắng thân hướng dẫn tận tình thầy giáo hướng dẫn PGS.TS Nguyễn Quốc Cường, hoàn thành luận văn hạn với số kết sau: - Tìm hiểu, nắm bắt kiến thức mảng logic khả trình FPGA - Tìm hiểu cấu trúc hoạt động KIT thực hành DE2 hãng Altera Nắm cách xây dựng ứng dụng liên quan đến âm thanh, hình ảnh, lưu trữ thông tin FPGA nói chung KIT DE2 nói riêng - Tìm hiểu phương pháp nâng cao chất lượng tiếng nói Củng cố thêm kiến thức lọc, xử lý tín hiệu số - Xây dựng ứng dụng nâng cao chất lượng tiếng nói công nghệ FPGA sản phẩm chạy thử nghiệm KIT DE2 Tuy nhiên, luận văn thiếu sót : - Những kiến thức tìm hiểu chủ yếu mức tổng quan - Ứng dụng hoạt động mức đơn giản, khả nâng cao chất lượng giọng nói chưa cao Chưa xây dựng phần truyền thông cho hệ thống để đưa tín hiệu qua xử lý Mặc dù vậy, đề tài có tính thực tiễn cao Do đó, với việc trau dồi thêm kiến thức, cố gắng phát triển đề tài ngày hoàn thiện Ngoài với kiến thức tìm hiểu cố gắng áp dụng vào thực tế để xây dựng ứng dụng thiết thực khác có liên quan đến FPGA xử lý tiếng nói Do hạn chế thời gian trình độ thân nên đề tài tránh khỏi thiếu sót Tôi mong nhận ý kiến đóng góp thầy cô bạn để luận văn hoàn thiện Tôi xin chân thành cảm ơn! 52 TÀI LIỆU THAM KHẢO [1] Nguyễn Linh Giang , Thiết kế mạch máy tính, NXB Khoa học kỹ thuật, 2003 [2] Tống Văn On, Thiết kế mạch số với VHDL & Verilog T1, T2, NXB Lao động xã hội, [3] Nguyễn Quốc Trung, Xử lý tín hiệu số, NXB Khoa học kỹ thuật, 2007 [4] Nguyễn Thanh Bình, Xử lý âm thanh-hình ảnh, Học viện Công nghệ Bưu viễn thông, 2007 [5] Scott Hunter Stark, Live Sound Reinforcement, Cengage Learning, 1996 [6] www.altera.com [7] http://shodhganga.inflibnet.ac.in/ [8] www.alteraforum.com [9] www.johnloomis.org [10] www.semiconvn.com [11] Datasheet WM8731 [12] DE2 User Manual 53 ... VỀ NÂNG CAO CHẤT LƢỢNG TIẾNG NÓI Chương đưa giới thiệu tổng quan tiếng nói, yếu tố ảnh hưởng đến chất lượng tiếng nói, từ đưa yêu cầu cần nâng cao chất lượng tiếng nói, ứng dụng việc nâng cao chất. .. nâng cao chất lượng giọng nói 3.1 Thiết kế tổng quát 3.1.1 Tổng quan thiết kế nguyên lý hoạt động hệ thống Hệ thống thiết kế với sơ đồ khối sau: Hình 3.1: Sơ đồ khối hệ thống 21 Trong thiết kế trên,... Trong chương sử dụng FPGA để xây dựng úng dụng nâng cao chất lượng giọng nói Đầu tiên ta đưa thiết kế tổng quan cho ứng dụng, từ đưa thiết kế cho thành phần, module cấu thành lên toàn hệ thống Nội