Nghiên cứu phương pháp tăng độ ổn định của hệ thống điện đơn giản bằng cách sa thải phụ tải

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI - Đinh Quốc Nam NGHIÊN CỨU PHƯƠNG PHÁP TĂNG ĐỘ ỔN ĐINH CỦA HỆ THỐNG ĐIỆN ĐƠN GIẢN BẰNG CÁCH SA THẢI PHỤ TẢI Chuyên ngành : Hệ Thống Điện LUẬN VĂN THẠC SĨ KHOA HỌC HỆ THỐNG ĐIỆN NGƯỜI HƯỚNG DẪN KHOA HỌC : T.S NGUYỄN THỊ NGUYỆT HẠNH Hà Nội – 2012   LỜI NÓI ĐẦU Trong khoảng 25 năm trở lại đây, truyền thông băng siêu rộng (UWB) quan tâm nghiên cứu rộng rãi, đặc biệt ứng dụng radar, thăm dò, thiết bị cầm tay ứng dụng quân Với nhiều ưu điểm độ phức tạp thấp, giá thành rẻ, gây nhiễu cho hệ thống khác, chống nhiễu độ phân giải thời gian cao, hệ thống truyền thông băng siêu rộng tập trung phát triển mạnh mẽ cho nhiều lĩnh vực khác Bên cạnh đó, để đáp ứng yêu cầu mã hóa thông tin bảo mật thời đại thông tin nay, hệ thống hỗn loạn với ưu điểm giống nhiễu, phổ rộng, nhạy với điều kiện đầu nghiên cứu khoảng 20 năm gần Lý thuyết hỗn loạn thu hút quan tâm, nghiên cứu lĩnh vực khác truyền thông điều chế, mã hóa, bảo mật, trải phổ, Trong lĩnh vực điều chế tín hiệu, nhiều phương pháp điều chế sử dụng kỹ thuật hỗn loạn đề xuất Trong đó, phương pháp điều chế vị trí xung hỗn loạn (CPPM) phương pháp hiệu việc làm giảm tác động nhiễu méo kênh truyền Dựa hướng phát triển truyền thông băng siêu rộng truyền thông hỗn loạn, đề tài “Điều chế vị trí xung hỗn loạn” nhằm thiết kế hệ thống thu phát dùng phương pháp điều chế giải điều chế CPPM với chùm xung hỗn loạn có băng tần siêu rộng thay xung cực ngắn truyền thông UWB thông thường Do đó, hệ thống đảm bảo tính bảo mật với việc điều chế CPPM, vừa tạo tín hiệu có băng siêu rộng cách dễ dàng hơn, khắc phục nhược điểm liên quan đến xung cực ngắn Xin gửi lời cảm ơn chân thành tới thầy hướng dẫn TS Hoàng Mạnh Thắng tận tình hướng dẫn hỗ trợ nhóm nghiên cứu cá nhân em thời gian thực đề tài Em xin gửi lời cảm ơn tới thầy Vũ Văn Yêm giúp nhóm việc kiểm tra đo đạc mạch cao tần Cảm ơn bạn Vũ Quang Hiển, Dương Phú Thái Phan Tấn Dũng nhóm tạo thuận lợi cho cá nhân em trình hoàn thành đồ án 1    TÓM TẮT ĐỒ ÁN Các hệ thống sử dụng kỹ thuật điều chế vị trí xung hỗn loạn (CPPM) nghiên cứu sử dụng khoảng 10 năm gần Để sử dụng cho truyền thông băng siêu rộng UWB, hệ thống CPPM sử dụng xung cực ngắn giống hệ thống thông tin băng siêu rộng truyền thống Tuy nhiên, việc đòi hỏi yêu cầu đồng chặt chẽ mặt thời gian Với đặc điểm có phổ rộng dễ tạo, tín hiệu hỗn loạn hoàn toàn thay xung cực ngắn hệ thống CPPM để khắc phục nhược điểm Đồ án đề cập tới việc sử dụng tín hiệu hỗn loạn có băng siêu rộng cho hệ thống thu phát sử dụng kỹ thuật điều chế CPPM, cụ hóa thiết kế chi tiết, mô hệ thống chế tạo thử nghiệm thiết bị thực tế Dựa kết trên, nhóm nghiên cứu tiếp tục hoàn thiện sản phẩm đánh giá chất lượng hệ thống 2    ABSTRACT Chaotic Pulse Position Modulation (CPPM) Systems have been studied and used for 10 years recently To be suitable for ultra-wide band communications, CPPM systems can employ very short pulses as used in traditional ultra-wide band communication ones However, this technique requires a strictly synchronization between transmitter and receiver With wide-band and easy-to-generate characteristics, chaotic signal totally can replace very short pulses to overcome the above disadvantages This thesis will describle utilization of ultra-wide band chaotic signal to CPPM transceiver systems, which specifies details of design, simulation of system as well as implementation of prototype device in reality Based on these results, our research group is implemeting the real system and then evaluating its performance 3    MỤC LỤC LỜI NÓI ĐẦU   1  TÓM TẮT ĐỒ ÁN   2  ABSTRACT  . 3  DANH SÁCH HÌNH VẼ   7  DANH SÁCH BẢNG BIỂU   11  DANH SÁCH CÁC THUẬT NGỮ VÀ TỪ VIẾT TẮT  . 12  PHẦN MỞ ĐẦU   13  CHƯƠNG 1: TỔNG QUAN VỀ TRUYỀN THÔNG BĂNG SIÊU RỘNG (UWB)   15  1.1 Cơ truyền thông băng siêu rộng   15  1.1.1 Giới thiệu   15  1.1.2 Ưu điểm UWB   15  1.2 Các quy định UWB   17  1.2.1 Quy định UWB Mỹ   17  1.2.2 Quy định châu Âu   18  1.3 Mô hình kênh UWB  . 21  1.3.1 Mô hình kênh vô tuyến UWB  . 21  1.3.2 Mô hình suy hao   23  1.4 Sơ đồ điều chế   24  1.4.1 Sơ đồ xung radio   24  1.4.2 Sơ đồ đa sóng mang   26  1.4.3 Điều chế liệu   30  1.4.4 Trải phổ   33  CHƯƠNG 2: TỔNG QUAN VỀ TRUYỀN THÔNG HỖN LOẠN  41  2.1 Tổng quan hỗn loạn   41  2.1.1 Giới thiệu   41  2.1.2 Ứng dụng hỗn loạn vào truyền thông   42  2.2 Một số hệ thống hỗn loạn điển hình  . 44  4    2.2.1 Hệ thống Lorenz   44  2.2.2 Hệ thống Rossler   44  2.2.3 Mạch Chua   45  2.2.4 Mạch dao động Colpitts   47  CHƯƠNG 3: PHƯƠNG PHÁP TẠO TÍN HIỆU HỖN LOẠN BĂNG SIÊU RỘNG   49  3.1 Phát tín hiệu hỗn loạn băng siêu rộng dùng mạch Colpitts   49  3.1.1 Bộ dao động Colpitts cải tiến  . 49  3.1.2 Bộ dao động Colpitts hai tầng có hồi tiếp trễ.   52  3.2 Phát tín hiệu hỗn loạn băng siêu rộng dùng dao động 2.5 bậc tự do   55  3.3 Phát tín hiệu hỗn loạn băng siêu rộng dùng dao động khuếch đại vòng (RSOS - Ring Structure Oscillation System)   57  CHƯƠNG 4: PHƯƠNG PHÁP ĐIỀU CHẾ VÀ GIẢI ĐIỀU CHẾ SỐ DÙNG KỸ THUẬT HỖN LOẠN   60  4.1 Các kỹ thuật điều chế giải điều chế số hỗn loạn thông thường  . 60  4.1.1 Từ truyền thông thông thường tới truyền thông hỗn loạn  . 60  4.1.2 Phân loại hệ thống thông tin hỗn loạn   61  4.1.3 Khóa dịch hỗn loạn (CSK)   62  4.1.4 Khoá dịch hỗn loạn vi sai (DCSK)  . 66  4.1.5 Các hệ thống điều chế khác   68  4.2 Phương pháp điều chế giải điều chế vị trí xung hỗn loạn CPPM   72  4.2.1 Nguyên lý hoạt động CPPM   72  4.2.2 Đánh giá tỉ số lỗi bit (BER) phương pháp CPPM   74  CHƯƠNG 5: HỆ THỐNG TRUYỀN THÔNG ĐIỀU CHẾ VỊ TRÍ XUNG HỖN LOẠN (CPPM) CHO TRUYỀN THÔNG BĂNG SIÊU RỘNG  . 78  5.1 Sơ đồ khối hệ thống   78  5.1.1 Sơ đồ khối tổng quát   78  5.1.2 Máy phát   79  5.1.3 Máy thu   80  5    5.1.4 Khối mạch số  . 81  5.2 Mô hệ thống kết quả   82  5.2.1 Sơ đồ hệ thống  . 82  5.2.2 Phía phát  . 82  5.2.3 Phía thu   86  5.2.4 Kết mô đánh giá  . 88  5.3 Thiết kế chi tiết mạch điện thu phát   91  5.3.1 Khối nguồn   92  5.3.2 Mạch phát hỗn loạn cao tần   92  5.3.3 Mạch thu   93  5.3.4 Chuyển mạch antenna   97  5.3.5 CPLD   98  5.3.6 Vi điều khiển   102  5.3.7 Mạch điện triển khai thực tế  . 105  5.4 Kết đo đạc đánh giá   105  5.4.1 Kết đo dạng tín hiệu cao tần   105  5.4.2 Đo đạc mạch điều chế CPLD   107  5.4.3 Đánh giá kết quả   108  5.4.4 Hướng phát triển   109  KẾT LUẬN   110  TÀI LIỆU THAM KHẢO   111      6    DANH SÁCH HÌNH VẼ Hình 1.1 Dạng xung đơn chu kỳ miền thời gian (a) miền tần số (b) 25 Hình 1.2 Sơ đồ khối phổ hệ thống MC-CDMA 27 Hình 1.3 Sơ đồ khối phổ hệ thống MC-DS-CDMA 27 Hình 1.4 Sơ đồ khối phổ hệ thống MC-CDMA 28 Hình 1.5 Nhóm phổ thứ UWB đa băng 29 Hình 1.6 Nhóm phổ thứ hai UWB đa băng (so le với nhóm phổ thứ nhất) 29 Hình 1.7 Dạng xung BPAM cho "1" bit "0" 30 Hình 1.8 Dạng xung OOK cho bit "1" bit "0" 31 Hình 1.9 Dạng xung PPM cho bit "1" bit "0" 32 Hình 1.10 Minh họa dạng xung cho điều chế PSM 33 Hình 1.11 Phổ chuỗi xung không dùng (a) có dùng kỹ thuật ngẫu nhiên hóa 34 Hình 1.12 Kỹ thuật điều chế trí xung nhảy thời gian (TH-PPM) 35 Hình 1.13 Khái niệm hệ thống nhảy thời gian 35 Hình 1.14 Cửa sổ thời gian bit liệu truyền điều chế BPAM trải phổ nhảy thời gian 36 Hình 1.15 Cửa sổ thời gian bit liệu truyền điều chế PPM trải phổ nhảy thời gian 37 Hình 1.16 Cửa sổ thời gian bit liệu truyền điều chế PSM trải phổ nhảy thời gian 37 Hình 1.17 Khái niệm hệ thống UWB trải phổ dãy trực tiếp 38 Hình 1.18 Cửa sổ thời gian bit liệu truyền điều chế BPAM trải phổ dãy trực tiếp 38 Hình 1.19 Cửa sổ thời gian bit liệu truyền điều chế OOK trải phổ dãy trực tiếp 39 Hình 1.20 Cửa sổ thời gian bit liệu truyền điều chế PSM trải phổ dãy trực tiếp 39 Hình 2.1 Trạng thái hỗn loạn hệ thống Lorenz theo thời gian (a) quỹ đạo pha chúng (b) 44 Hình 2.2 Trạng thái hỗn loạn hệ thống Rossler theo thời gian (a) quỹ đạo pha chúng (b) 45 Hình 2.3 Sơ đồ mạch Chua 45 7    Hình 2.4 Đặc tuyến I-V Chua Diode 46 Hình 2.5 Trạng thái hỗn loạn mạch Chua 46 Hình 2.6 Sơ đồ mạch dao động Colpitts 47 Hình 2.7 Trạng thái hỗn loạn mạch dao động Colpitts 48 Hình 3.1 Sơ đồ mạch dao động Colpitts chuẩn (a) cải tiến (b) 50 Hình 3.2 Dạng sóng mô (a) quỹ đạo pha (b) dao động Colpitts cải tiến 51 Hình 3.3 Phổ tín hiệu dao động Colpitts cải tiến 52 Hình 3.4 Sơ đồ mạch dao động Colpitts hai tầng 52 Hình 3.5 Sơ đồ mạch dao động Colpitts hai tầng có trễ 53 Hình 3.6 Quỹ đạo pha dao động Colpitts hai tầng có trễ 54 Hình 3.7 Dạng sóng mô phổ tín hiệu dao động Colpitts hai tầng có trễ 55 Hình 3.8 Sơ đồ mạch dao động 2.5 bậc tự 55 Hình 3.9 Sơ đồ phân nhánh (a) quỹ đạo pha vBE vA (b)(c) dao động 2.5 bậc tự 57 Hình 3.10 Tín hiệu hỗn loạn dao động 2.5 bậc tự miền thời gian (a) miền tần số (b) 57 Hình 3.11 Sơ đồ khối khuếch đại vòng RSOS 58 Hình 3.12 Phổ công suất tín hiệu đầu (mô phỏng) với giá trị nguồn khác 59 Hình 3.13 Phổ công suất tín hiệu đầu mạch thực nghiệm 59 Hình 4.1 Sơ đồ khối thông tin số CSK 63 Hình 4.2 Sơ đồ khối giải điều chế CSK dựa đánh giá sai số đồng 63 Hình 4.3 Sơ đồ khối giải điều chế CSK dựa tương quan 64 Hình 4.4 Bộ điều chế CSK dùng lượng bit 65 Hình 4.5 Bộ giải điều chế CSK dùng lượng bit 65 Hình 4.6 Bộ điều chế DCSK 66 Hình 4.7 Bộ giải điều chế DCSK 67 Hình 4.8 Sơ đồ khối DCSK điều tần 68 Hình 4.9 Sơ đồ hệ thống khóa dịch trễ tương quan CDSK 69 Hình 4.10 Hệ thống CSK đối xứng: (a) Bộ điều chế; (b) Bộ giải điều chế 70 Hình 4.11 Hệ thống CSK cầu phương 72 8    Hình 4.12 Minh họa phương pháp tách bit thông tin CPPM 75 Hình 4.13 Xác suất lỗi hệ thống BPSK lý tưởng, FSK không đồng PPM lý tưởng so sánh với hệ thống CPPM 77 Hình 5.1 Sơ đồ khối phía phát 78 Hình 5.2 Sơ đồ khối phía thu 78 Hình 5.3 Sơ đồ khối hệ thống 79 Hình 5.4 Sơ đồ khối chi tiết hệ thống 79 Hình 5.5 Dạng tín hiệu xung kích chùm xung hỗn loạn UWB tương ứng 80 Hình 5.6 Sơ đồ khối máy thu 81 Hình 5.7 Sơ đồ khối khối mạch số 81 Hình 5.8 Sơ đồ mô hệ thống điều chế giải điều chế vị trí xung hỗn loạn cho truyền thông băng siêu rộng 82 Hình 5.9 Sơ đồ mô phía phát 82 Hình 5.10 Sơ đồ mô khối điều chế vị trí xung hỗn loạn 83 Hình 5.11 Sơ đồ chi tiết mô phát tín hiệu hỗn loạn phía phát 84 Hình 5.12 Sơ đồ chi tiết mô dao động Colpitts cải tiến 85 Hình 5.13 Sơ đồ chi tiết mô dao động 2.5 bậc tự 86 Hình 5.14 Sơ đồ khối mô phía thu 86 Hình 5.15 Sơ đồ mô khối tách biên so sánh ngưỡng 87 Hình 5.16 Sơ đồ mô khối giải điều chế vị trí xung hỗn loạn 87 Hình 5.17 Sơ đồ chi tiết mô hàm phi tuyến hỗn loạn phía thu 88 Hình 5.18 Kết mô phía phát dùng dao động Colpitts cải tiến 88 Hình 5.19 Kết mô phía phát dùng dao động 2.5 bậc tự 89 Hình 5.20 Kết mô sau tách biên so sánh ngưỡng dùng dao động Colpitts 89 Hình 5.21 Kết mô sau tách biên so sánh ngưỡng dùng dao động 2.5 bậc tự 90 Hình 5.22 Kết mô sau giải điều chế CPPM phía thu 90 Hình 5.23 Sơ đồ mạch nguyên lý thu phát 91 Hình 5.24 Sơ đồ chân ADP3303 92 Hình 5.25 Tạo nguồn nuôi 1.8V cho CPLD 92  Hình 5.26 Sơ đồ mạch phát tín hiệu hỗn loạn dùng thu phát PPS-40 93 9    Hình 5.38 Mạch nguyên n lý phần chuyểển mạch 5.3.5 CPLD C CPLD l phần truung tâm củủa khối mạch m số, đư ược thiết kế k để thựcc cácc nhhiệm vụ chhính sau:  Chuy yển điều khhiển từ vi điều khiển tới khối k khác truyền n nhhận  Lưu trữ t tạm thờ ời thông tinn quáá trình truyền nhậnn  Điều chế giảải điều chế vị trí xungg hỗn loạn CPPM CPLD đ sử dụng d lo oại MAXIII EPM240 0GT100C5N hãnng Altera CPLD có c 240 LEss, 100 chânn, điện áp hoạt h động bên b l 1.8V, điiện áp giao o tiếếp bên ngooài 3.3V V Số phần tử logic vàà số cổng I/O I cácc họ CPLD D chỉỉ raa trrên bảng 5.3 bảng 5.4 Bảng 5.3 Số phần tử logic họ CPLD 98 8    Bảng 5.4 Số cổng I/O O họ CP PLD T Triển khai mạch m điện sốố CPLD D Trong th hiết kế mạạch, CPLD D dùnng để thực chứcc điềuu chế, giảii điiều chế vị trí t xung hỗỗn loạn CP PPM Một số khối chhính triển khai k CPLD đượcc m minh họa troong hình 5.39 5.400 Hình h 5.39 Sơ đồ kh hối module điềều chế mạch phát CPL LD     Hình h 5.40 Sơ đồ khối mạch thu u gồm CPLD,, DAC MC CU 99 9    Chức khối: + Khối SPI_slave_interface: nằm CPLD, thực nhiệm vụ giao tiếp CPLD vi điều khiển theo chuẩn SPI Khối trao đổi liệu với vi điều khiển đồng thời đảm nhận nhiệm vụ ghi liệu nhận vào FIFO Khối sử dụng clock khác (cpld_clk cho CPLD spi_clk cho giao tiếp SPI) cho việc ghi đọc liệu + Khối FIFO: đệm ghi đọc kích thước bytes nằm khối giao tiếp SPI khối điều chế CPPM với đầu vào, đồng với xung clock CPLD Việc sử dụng khối FIFO nhằm phối hợp tốc độ truyền liệu CPLD vi điều khiển (do vi điều khiển hoạt động tần số thấp so với CPLD) Các tín hiệu điều khiển đọc, ghi FIFO wr rd + Khối FIFO_controller: nhằm mục đích điều khiển tốc độ trình ghi, đọc FIFO vi điều khiển khối CPPM Nó đảm bảo FIFO có liệu cấp cho điều chế CPPM trình truyền liệu Các tín hiệu điều khiển vào là: eop, wr_block done, run, af, ae tín hiệu điều khiển e; trạng thái: idle, hungry, not hungry flush Tín hiệu phản hồi từ FIFO_controller tới MCU e + Khối cppm_modulator: thực chức điều chế vị trí xung hỗn loạn CPPM, khoảng cách hai xung liên tiếp mã hóa bit thông tin đọc từ FIFO Tín hiệu xung đầu khối dùng để đóng mở dao động hỗn loạn 2.5 bậc tự do, tạo chùm xung hỗn loạn dải tần UWB + Khối Synchronizer: liệu phát từ phát bao gồm chuỗi bit đồng đánh dấu bắt đầu khung liệu Trong thu, khối synchronizer dùng để phát chuỗi đồng đánh dấu Sau bắt điểm đánh dấu, synchronizer cho phép liệu từ giải mã CPPM_demodulator ghi vào FIFO Thiết kế chi tiết module CPLD minh họa hình 5.41 - 5.44 Trạng thái Tn dao động hỗn loạn tentmap biểu diễn số 100    thhực 24 bít định đ dạng dấu d phẩy tĩĩnh (4.20), đếm m soo sánh có độ lớn bíít Hình 5.41 Sơ đồ FSM FIFO_controlle F er bảng chu uyển trạng tháii tương ứng xn_reg[22] PRE D sr[2 0] Q PRE D ENA Q clock_en clock ALOAD 1' h1 - CLR 25' h0000001 - ENA x_o out[23 0] Add0 ADATA A[24 0] B[24 0] SEL + DATA TAA x_out_reg[23 0] 1' h0 CLR xn_reg[21] reset DATA TAB OUT0 D Add1 1' h0 PRE ADDER ut_reg[23 0] y_ou A[23 0] Q B[23 0] PRE + D D 3' h0 Q ENA ADDER CLR ENA init_state[3 0] + B[23 0] E ENA ADDER CLR Add2 PRE D Q ENA ADATA 18' h00000 MUX21 ADATA xn_reg[23] A[23 0] Q PRE ALOAD CLR ALOAD CLR xn_reg[20] PRE D Q ENA ADATA ALOAD CLR xn_reg[19 0] PRE D Q ENA 20' h00000 ADATA ALOAD CLR data Hìình 5.42 Sơ đồ mạch tổng hợ ợp khối tentmap tạo hỗn loạn n     tent_m ap_Tx:tent_map_Tx_copy clock c compare:compare_copy clock compare_output_half_delay clock_enn data reset init_state[3 0] q[7 0] data daataa[7 0] counter:counter_copy reset init_statee[3 0] aset PRE D Q ENA clock reset_ccounter daatab[7 0] AeB q[7 0] cnt_en sclr count_ena Hình 5.43 Sơ đồ mạch tổng hợp khối điều u chế CPPM 101  CLR fifo_read_en chaotic_PPM q[7 0]   sync_CPPM_reg[2 1] chaotic_PPM_cap D CPPM~0 PRE D PRE chaotic_PPM clock ENA CLR CPPM CPPM_window_1 PRE Q D Q PRE Q D Q Tn[7] ENA ENA CLR CLR reset PRE ENA D CLR CPPM_latch D Q ENA CLR process_4~0 tent_map_Rx:tent_map_Rx_copy ENA aset clock PRE Q counter:latching_counter cnt_en clock ADATA q[7 0] reset CLR init_state[3 0] comb~0 A[8 0] B[8 0] + 1' h1 ADDER PRE D 1' h1 q[7 0] q2[7 0] Tn[6] eop Add0 clock_en ALOAD sclr timer_latch[7 0] Q ENA ADATA ALOAD CLR Tn[5] PRE D Q ENA init_state[3 0] ADATA ALOAD CLR Tn[4] PRE D Q ENA ADATA ALOAD CLR Tn[3 0] PRE D Q ENA 4' h0 counter:window_select_counter clock cnt_en ALOAD CLR aset comb~1 ADATA q[7 0] sclr compare:window dataa[7 0] datab[7 0] threshold[3 0] Hình 5.44 Sơ đồ tổng hợp mạch khối giải điều chế CPPM 5.3.6 Vi điều khiển Khối vi điều khiển có chức sau:  Thực giao tiếp với thiết bị bên (PC, loại sensor ) để trao đổi liệu  Quản lý công suất thiết bị chuyển mạch chế độ khác Ở vi điều khiển có khả đóng ngắt mạch cấp nguồn xung clock cho CPLD  Đảm bảo nhận truyền liệu lớp vật lý (định dạng gói tin lớp vật lý theo chuẩn cho trước, truyền liệu cho CPLD, nhận khung liệu từ CPLD, phân tích lỗi tách liệu ra)  Điều khiển ngưỡng so sánh thu Các chương trình thực hiên chức trên hình 5.45 102    Hình 5.45 Sơ đồ khối chương trình vi điều khiển Vi điều khiển sử dụng mạch ATmega168 hãng Atmel Đây loại vi điều khiển CMOS bit công suất thấp dựa kiến trúc RISC ATmega168 có đặc điểm sau: nhớ flash 16Kbytes, nhớ EEPROM 512 bytes, nhớ SRAM 1Kbytes, 23 đường I/O, 32 ghi làm việc, định thời/đếm, ngắt, USART, cổng nối tiếp SPI, kênh ADC 10 bit (với loại đóng vỏ TQFP dùng đây), định thời watchdog, dao động nội.  Môi trường phát triển dùng phần mềm CodeVision AVR dùng cho viết chương trình (hỗ trợ C assembly), phần mềm AVR Studio 4.12 dùng để debug chương trình Vi điều khiển AVR nạp qua giao tiếp ISP   Cấu trúc khung liệu truyền từ vi điều khiển có dạng sau: P T S DA SA CN PI D CRC với P – Preamble (2 byte dùng để đồng bộ); T- system type byte (byte điều khiển); S - Packet size (1 byte kích thước khung); DA - Destination address (1byte địa đích); SA – Source address (1 byte địa nguồn); CN – command number (byte số lệnh điều khiển); PI – Packet Index (1 byte số gói truyền); D – Transmitted data (Dữ liệu truyền) CRC – Packet Checksum (2 byte checksum) 103    Hình h 5.46 Lưu đồồ thuật toán điều đ khiển củ vi điều khiiển: a) phía phát, p b) phía thu t + Trongg chương trrình MCU M phía phát, p Pream mble chọn chhuỗi 16 bítt 10010101010 0101011, với v bít 10 ban đầuu dùnng để giiải điều chế hỗn loạn n CPPM phía thu có đượ ợc thời gian n đồng bộ,, bit 11 cuối c dùng d để đáánh dấu bắtt đầầu khuung liệu truyền + Cácc byte điều khiển T v CN có thhể bỏ qua chhỉ yêu cầuu truyền ữ liệệu đơn thuuần    + Dữ liệu truyền MCU M đọc v chuyển đổi từ cácc sensor (đđo đạc cácc thham số cường độộ sáng, độ ẩm, ẩ nhiệt độ, đ vận tốc… …) + 2byyte checksuum CRC đư ược dùng cho c việc kiiểm tra lỗi phía thu,, tính h tooán cáách tính tổnng toàn trườngg Như đề cập tronng mục trư ước, phíaa thu CPLD D có nhiệm m vụ giải điiều chế cácc chhùm xung hỗn h loạn UWB U thành h bit nhhị phân, saau đóng gói chúngg thành cácc byyte lưu trữ b đệm FIF FO trước k truyền r vii điều khiểnn qua giao o 104 4    tiếếp SPI Vi điều khiển sau khii nhận đủ số byte trrong gói tin lệệnh ngừng g CPLD Như vậy, CPLD D chức nănng bóc táchh gói phát hhiện lỗi góii m mà việc gán cho c vi điềuu khiển Gói tin nhậnn quaa kiểm tra n không g cóó lỗi đư ược truyền lên PC quaa giao tiếpp UART Lưu L đồ chư ương trình đđiều khiển n củủa vi điều khiển k đượcc minh họaa hình 5.446 5.3.7 Mạch M điện triển khaii thực tế Phần mạạch cao tầnn thiếết kế, triểnn khai dựa mạch thu phát UWB U PPS-400 Nga, sử dụng aantenna vi dải d UWB n mạch m in a) b) c) Hình 5.47 Mạch M điện mạch m thu phátt PPS-40 tron ng thực tế: a) mặt gồm m khối tạạo hỗn loạn, ntenna, CPLD D, LNA, tách biên so sáánh; b) mặt d gồm vi điều đ khiển vàà mạch nguồn n; c) Mạch an th hu phát sau kh hi gắn mạch sensor Kết ả đo đạc vàà đánh giáá 4.1 Kết q đo dạn ng tín hiệu u cao tần Thiết bịị dùngg để kiểm tra gồm cóó ô-xi-lô số ố (20 GS/s)) để đo tín hiệu chùm m xuung cao tầnn băng rộnng UWB; v ô-xi-lô số (2 GS/s) để đo dạnng xung tín hiệu xung g kíích khôi ph hục sau so sánh 105 5    (a) (b b) Hìn nh 5.48 Tín hiệu chùm xu ung cao tần hỗn h loạn tại: a) mạch pháát b) mạch thu u ạn UWB phátt Hìình 5.49 Dạngg phổ tín hiệu hỗn loạ   Ô-xi lô điều chỉnh tần số lấy mẫu 20GS S/s, độ rộng quét Tim me/div 1000 ns th hang điện áp mV/divv; tín hiệu xung kích nguyên bảản mạcch PPS-40 sử dụng điều u chế On-O Off Keying g (OOK) vớ ới độ rộng xung 4000ns (T_onn=100ns, T off=300nns) Ứng vớ ới tín hiệu xung x kích này, n tín hiệệu chùm xu ung cao tầnn hỗn loạn phhát thhu lại đượcc minh họa hìnhh 5.49 Dạn ng phổ tín hiệu phhát đo đạc đư ược hình h 5.50, t ph hổ tín hiệu nằm t dải tầần từ 3-10.6GHz nằằm ngưỡng n -522dBm, phù hợp với tiêêu chuẩn FCC F ITU U (yêu cầu phổ phát xạạ < 41.3dB Bm dảải tần -10 0.6 GHz) Ở phía thu, sau soo sánh , tín hiệu xung kíích khôi ph hục có chu kỳ ‘O On’=100nss chu kỳỳ ‘Off’ = 300ns giốngg với phía phhát 106 6    Hình 5.50 Dạng xung tíín hiệu sau kh hôi phục 4.2 Đo đạạc mạch điiều chế trêên CPLD Thiết kếế CPLD D thự ực bằnng ngôn ng gữ VHDL Hoạt độngg m mạch điều chế c giải điều chế CPPM C (trênn CPLD) đư ược kiểm tra t caard thu thhập liệu NI PCIe-66351 National N Insstruments, kết hợp hiiển thị ô-xi-lô D Dữ liệu nhị phân đầu vào v điều chhế đầu r giải điều u chế ghi lại vàoo file văn bảản so sáánh   a)) 107 7                       b b) c)   d) Hình 5.511: a) Chươngg trình LabViiew kiểm tra mạch điều ch hế/giải điều chế c CPPM; b)) bit điều ch hế phía phát; c) bit giải điềều chế phía th hu; d) xung kích k CPPM 5.4.3 Đánh Đ giá kếết Với phầần mô phỏnng, kết quảả chuỗi bit ggiải mã giống với chuỗi bit đầu đ vào K Kết nàyy thay đổi độ rộng xung tín t hiệu đầầu vào Điềều cho thhấy phươngg pháp điềuu chế giải điều chếế CPPM chho truyền th hông băng siêu rộng nàày khả thhi việc thực t hệ thốnng thật Với phầần triển khaai mạch điệện thực tế, khối mạchh điều chế CPPM C đđược kiểm m chhứng hoạt động đ giốngg với thiết kế ban đầuu Với tần số s hoạt độn ng 40Mhhz, tốc độ biit truyền đii mạchh điều chế xấp x xỉ 170 kbits/s Đối với khối cao tần, t độ rộng g chùm xunng hỗn loạạn cao tần phát p gầnn giống vớii độộ rộng xunng kích từ CPLD C Tại môi trườnng nhhà, kết đo đạc (hìnnh 5.48) chho thấy tín hiệu cao tầần UWB th hu chhịu ảnh hưở ởng hiệện tượng đa đ đường, dẫẫn đến chùùm xung thuu có độ rộng lớ ớn so với v lúc phátt Tuy nhiêên với cáách điều ch hế OOK(chhu kỳ xungg 400ns) môii trường tầm m nhìn thẳẳng (Line 108 8    of sight -LOS) không thẳng (Non Line of Sight- NLOS), tượng chồng lấn tín hiệu hai chùm xung liên tiếp chưa đáng kể [19] Với phương pháp điều chế CPPM thực CPLD, chu kỳ hai chùm xung liên tiếp dao động khoảng 2.5 – 5.7 us, ảnh hưởng chống lấn xung tín hiệu nhỏ so với phương pháp OOK Về mặt phổ tần, phổ tín hiệu hỗn loạn cao tần phát nằm dải UWB cho phép theo tiêu chuẩn FCC Tuy nhiên, số nhược điểm sau: ‐ Hệ thống thực liệu nhị phân binary, chưa thực tín hiệu nhiều mức M_ary ‐ Mô hình mô kênh truyền lý tưởng, chưa có nhiễu trắng tượng đa đường - Hệ thống triển khai kiểm thử phần, chưa kiểm thử tích hợp 5.4.4 Hướng phát triển Trong thời gian tới, nhóm nghiên cứu tiếp tục: ‐ Xử lý tín hiệu số nhiều mức, thêm nhiễu tượng đa đường vào mô hình kênh truyền ‐ Hoàn thiện mạch thu phát, đo đạc đánh giá kết ‐ Ứng dụng cho mạng cảm biến không dây WSN (Wireless Sensor Network)       109    KẾT LUẬN Sau thời gian thực đồ án, kết thu phần lớn đáp ứng yêu cầu đặt ban đầu sau:  Tìm hiểu hệ thống thông tin băng siêu rộng hệ thống thông tin dùng kỹ thuật hỗn loạn  Xây dựng sơ đồ khối cho hệ thống thu phát sử dụng phương pháp điều chế giải điều chế vị trí xung hỗn loạn CPPM cho truyền thông băng siêu rộng  Mô hệ thống thu phát Matlab Kết thu cho thấy tính khả thi hệ thống thực tế  Thiết kế chi tiết thành phần hệ thống thu phát thật  Chế tạo thử nghiệm hệ thống thực tế Các kết bước đầu hạn chế góp phần chứng minh tính đắn khả thi hệ thống điều chế giải điều chế vị trí xung hỗn loạn cho truyền thông băng siêu rộng khả áp dụng cho hệ thống thông tin Từ kết này, nhóm nghiên cứu tiếp tục hoàn thiện sản phẩm thử nghiệm, tiến hành chạy thử, đo đạc chất lượng hệ thống áp dụng cho hệ thống thực tế mạng cảm biến không dây 110    TÀI LIỆU THAM KHẢO [1] I Oppermann, M Hamalainen, J Iinnatti, UWB Theory and Applications, John Wiley and Sons, 2004 [2] IEEE 802.15.4a-2007 Standard, IEEE, 2007 [3] http://en.wikipedia.org/wiki/IEEE_802.15.4, truy cập lần cuối ngày 26/05/2011 [4] Proakis J G., “Digital Communications”, McGraw-Hill Inc., 1995 [5] Lau F C M., Yip M M., Tse C K.: Chaos-based Digital Communication Systems, Operation, Analysis and Evaluation, Heidelberg, NJ Springer-Verlag, 2003 [6] Lorenz E N., “Deterministic nonperiodic flow,” J Atmos Sci 20(2), pp.130141, 1963 [7] Rossler O., “An equation for continuous chaos”, Physics Letters, 57A, 1976 [8] Chua L O., “Dynamic nonlinear networks: state of the art,” IEEE Trans Circuits Sys., Vol CAS-27, pp 1059-1087, 1980 [9] Cuautle T., Esteban, Villasenor D., Aurelio M.; Ortega G., Maria J., “Modeling and simulation of a chaotic oscillator by MATLAB”, Latin America Transactions, IEEE (Revista IEEE America Latina) Volume: Issue:2, pp 94 – 97, 12 November 2007 [10] Kennedy M P., "Chaos in the Colpitts oscillator", IEEE Transactions on Circuits and Systems I, vol 41, No II, pp 771-774, 1994 [11] Quyen N X., Quyet B T., Yem V V., Dzung N T and Thang M H., "Simulation and Implementation of Improved Chaotic Colpitts Circuit for UWB Communications", to be published in Proceedings of the Third International Conference on Communications and Electronics (ICCE 2010), pp.307 – 312, Nha Trang, Vietnam, August 11-13, 2010 [12] Tamasevicius A., Mykolaitis G., Bumelieno S., Cenys A., Anagnostopoulos A N and Lindberg E "Two-stage chaotic Colpitts oscillator" Electron Lett, vol 37, No 9, pp 549-551, 2001 111    [13] Hien Q V., Dzung N T., Yem V V., Thang M H., “Chaos Synchronization in Coupled Delayed Two-stage Colpitts Circuits for UWB Communications”, to be published in Proceedings of the IEICE International Symposium on Nonlinear Theory and its Applications (NOLTA 2010), pp.350-353, Krakow, Poland, September 5-8, 2010 [14] Atanov N., Dmitriev A., Efremova E., Kuzmin L., “Generation Of UltraWideband Chaotic Pulses By Means Of Parameter”, Proceedings of the XXIX General Assembly, Chicago, USA, 7-16 August 2008 [15] Dmitriev A.S., Efremova E.V and Khilinsky A.D “Synthesis of singletransistor chaotic oscillators” Proceedings of the 12th Int Workshop Nonlinear Dynamics of Electronic Systems (NDES'2004), pp.133-136, Evora, Portugal, May 913, 2004 [16] Panas A.I., Kyarginsky B E., Efremova E.V "Ultra-wide band microwave chaotic oscillator", Proceedings of the 12th Mediterranean Microwave Symposium MICROCOLL 2007, pp 145–148, Budapest, Hungary, 14&16 May 2007 [17] Nickishov A Y., Panas A I., “Generation Of Ultrawideband Microwave Chaotic Oscillations By Ring-Structure Oscillation System Composed Of Microchip Amplifiers”, Proceedings of the XXIX General Assembly, Chicago, USA, 7-16 August 2008 [18] Rulkov N F., Sushchik M., Tsimring L., and Volkovskii A R., “Digital Communication Using Chaotic-Pulse Position Modulation” IEEE Transaction on Circuits and Systems, Vol.48, No.12, pp.1436-1444, December 2001 [19] http://ieee802.org/15/pub/2004/15-04-0337-00-004b-802-15-4-multipath.ppt 112  ... 1.2.2 Quy định châu Âu Ở châu Âu, đợi thêm nghiên cứu ảnh hưởng hệ thống UWB lên hệ thống hoạt động để đảm bảo công nghệ phải không gây hại cho hệ thống tại, nên tổ chức châu Âu đưa quy định muộn... dẫn tới độ tăng tích xử lý theo nghĩa khả giảm ảnh hưởng giao thoa hệ thống trải phổ Độ tăng ích xử lý độ rộng xung ngắn là: 10 log 24  , (1.15)   vớ ới chuu kỳ xung v Độ tăngg ích tổng độ rộng... tả bbằng công g thhức sau: vớ ới biênn độ xung, Biến đổi Fourier độ rộộng xung, thời giian nhhư sau: 25 5  , (1.17)   , (1.18) Tần số trung tâm độ rộng băng thông chu kỳ đơn phụ thuộc vào độ rộng