MẠCH LOGIC TUẦN TỰ KĨ THUẬT SỐ

MẠCH TUẦN TỰ MẠCH TUẦN TỰ Bởi: Nguyễn Trung Tập MẠCH TUẦN TỰ Trong chương trước, khảo sát loại mạch tổ hợp, mạch mà ngã phụ thuộc vào biến ngã vào mà không phụ thuộc vào trạng thái trước mạch Nói cách khác, loại mạch khả nhớ, chức quan trọng hệ thống logic Chương bàn loại mạch thứ hai: mạch - Mạch mạch có trạng thái ngã phụ thuộc vào tổ hợp ngã vào mà phụ thuộc trạng thái ngã trước Ta nói mạch có tính nhớ Ngã Q+ mạch hàm logic biến ngã vào A, B, C ngã Q trước Q+ = f(Q,A,B,C ) - Mạch vận hành tác động xung đồng hồ chia làm loại: Đồng Không đồng Ở mạch đồng bộ, phần tử mạch chịu tác động đồng thời xung đồng hồ (CK) mạch không đồng điều kiện Phần tử cấu thành mạch flipflop FLIP FLOP Mạch flipflop (FF) mạch dao động đa hài lưỡng ổn tức mạch tạo sóng vuông có hai trạng thái ổn định Trạng thái FF thay đổi có xung đồng hồ tác động Một FF thường có: - Một hai ngã vào liệu, ngã vào xung CK có ngã vào với chức khác 1/9 MẠCH TUẦN TỰ Q - Hai ngã ra, thường ký hiệu Q (ngã chính) (ngã phụ) Người ta thường dùng trạng thái ngã để trạng thái FF Nếu hai ngã có trạng thái giống ta nói FF trạng thái cấm Flipflop tạo nên từ mạch chốt (latch) Điểm khác biệt mạch chốt FF là: FF chịu tác động xung đồng hồ mạch chốt không Người ta gọi tên FF khác cách dựa vào tên ngã vào liệu chúng Chốt RS Chốt RS tác động mức cao: (H 5.1) chốt RS có ngã vào R S tác động mức cao (H 5.1) Các trạng thái logic mạch cho bảng 5.1: (Đối với mạch chốt tác động xung đồng hồ nên ta hiểu trạng thái trước trạng thái giả sử, trạng thái sau trạng thái mạch ổn định) 2/9 MẠCH TUẦN TỰ Bảng 5.1 Bảng 5.2 Từ Bảng 5.1 thu gọn lại thành Bảng 5.2 tính chất chốt RS tác động mức cao tóm tắt sau: - Khi R=S=0 (cả ngã vào không tác động), ngã không đổi trạng thái - Khi R=0 S=1 (ngã vào S tác động), chốt Set (tức đặt Q+=1) - Khi R=1 S=0 (ngã vào R tác động), chốt Reset (tức đặt lại Q+=0) - Khi R=S=1 (cả ngã vào tác động), chốt rơi vào trạng thái cấm Chốt RS tác động mức thấp: (H 5.2) chốt RS có ngã vào R S tác động mức thấp Các trạng thái logic cho Bảng 5.3 (H 5.2) Bảng 5.3 Để có chốt RS tác động mức cao dùng cổng NAND, người ta thêm vào cổng đảo ngã vào mạch (H 5.2) (H 5.3) (H 5.4a) ký hiệu chốt RS tác động cao (H 5.4b) chốt RS tác động thấp 3/9 MẠCH TUẦN TỰ (a) (b) (H 5.4) Flip Flop RS Trong phần đây, ta sử dụng chốt RS tác động mức cao dùng cổng NAND Khi thêm ngã vào xung CK cho chốt RS ta FF RS (H 5.5a) FF RS có ngã vào R, S xung đồng hồ CK tác động mức cao (a) (H 5.5) (b) Hoạt động FF (H 5.5a) cho Bảng thật: (Bảng 5.4) Bảng 5.4 Để có FF RS có xung đồng hồ tác động thấp cần thêm cổng đảo cho ngã vào CK (H 5.5b) Ta có bảng thật giống Bảng 5.4, trừ ngã vào CK phải đảo lại Flipflop RS có ngã vào Preset Clear: Tính chất FF có trạng thái ngã mở máy Trong nhiều trường hợp, cần đặt trước ngã Q=1 Q=0, muốn thế, người ta thêm vào FF ngã vào 4/9 MẠCH TUẦN TỰ Preset (đặt trước Q=1) Clear (Xóa Q=0), mạch có dạng (H 5.6a) (H 5.6b) ký hiệu FF RS có ngã vào Preset Clear tác động mức thấp (a) (H 5.6) (b) Thay cổng NAND cuối hai cổng NAND ngã vào, ta FF RS có ngã vào Preset (Pr) Clear (Cl) - Khi ngã Pr xuống thấp (tác động) ngã Cl lên cao ngã Q lên cao bất chấp ngã vào lại - Khi ngã Cl xuống thấp (tác động) ngã Pr lên cao ngã Q xuống thấp bất chấp ngã vào lại - Ngoài ngã vào Pr Cl đưa ngã vào cổng AND, nơi đưa tín hiệu CK vào, mục đích việc làm ngã vào Pr Cl tác động mức thấp tín hiệu khóa cổng AND này, vô hiệu hóa tác dụng xung C K Bảng thật FF RS có Preset Clear (tác động thấp) cho bảng 5.5 Bảng 5.5 Lưu ý: Trên bảng 5.5, dòng thứ tương ứng với trạng thái cấm hai ngã vào Pr Cl đồng thời mức tác động, cổng NAND cuối đóng, nên Q+=Q=1 5/9 MẠCH TUẦN TỰ Flipflop RS chủ tớ: Kết nối thành chuỗi hai FF RS với hai ngã vào xung CK hai FF có mức tác động trái ngược nhau, ta FF chủ tớ (H 5.7) (H 5.7) Hoạt động FF giải thích sau: - Do CKS tầng tớ đảo CKM = CK tầng chủ nên CK=1, tầng chủ giao hoán tầng tớ ngưng Trong khoảng thời gian này, liệu từ ngã vào R S đưa ổn định ngã R’ S’ tầng chủ, thời điểm xung CK xuống thấp, R’ S’ truyền đến ngã Q Q (H 5.8) (H 5.8) - Đối với trường hợp R = S =1 CK=1 R’= S’ =1, CK xuống thấp hai ngã xuống thấp, mạch thoát khỏi trạng thái cấm, S’ hay R’ xuống thấp trước không đoán trước nên mạch rơi vào trạng thái bất định, nghĩa Q+ =1 =0, khác với Q+ Ta có bảng thật: 6/9 MẠCH TUẦN TỰ Bảng 5.6 Tóm lại, FF RS chủ tớ thoát khỏi trạng thái cấm rơi vào trạng thái bất định, đồng thời ta FF có ngã vào xung đồng hồ tác động cạnh xuống tín hiệu CK Để có FF RS có ngã vào xung đồng hồ tác động cạnh lên tín hiệu CK ta dời cổng NOT đến ngã vào FF chủ cho tín hiệu CK vào thẳng FF tớ Mặc dù thoát khỏi trạng thái cấm FF RS chủ tớ trạng thái bất định nên người ta sử dụng FF RS trường hợp R=S Flipflop JK FF JK tạo từ FF RS theo sơ đồ (H 5.9a) (a) (b) (H 5.9) (H 5.9b) ký hiệu FF JK có ngã vào Pr Cl tác động thấp Bảng thật 5.7 (Để đơn giản, ta bỏ qua ngã vào Pr Cl) 7/9 MẠCH TUẦN TỰ Bảng 5.8 bảng rút gọn, suy từ bảng 5.7 Kết từ bảng 5.8 cho thấy: FF JK thoát khỏi trạng thái cấm thay vào trạng thái đảo (khi J=K=1 Q+= ) Người ta lợi dụng trạng thái đảo để thiết kế mạch đếm FlipFlop D Thiết kế từ FF RS (hoặc JK) cách nối cổng đảo từ S qua R (hoặc từ J qua K) Dữ liệu đưa vào ngã S (J) mà gọi ngã vào D (H 5.10a&b) bảng 5.9 cho thấy trạng thái FF, cụ thể có xung CK tác động liệu từ ngã vào xuất ngã (a) (b) (c) (H 5.10) Bảng 5.9 Bảng 5.10 8/9 MẠCH TUẦN TỰ FlipFlop T Nối chung hai ngã vào J K FF JK ta FF T (H 5.10c) Tính chất FF T thể bảng thật 5.10: - Khi T=0, FF không đổi trạng thái dù có tác động CK - Khi T=1, FF đổi trạng thái lần có xung CK tác động Mạch chốt D Mạch chốt D hoạt động giống FF D, khác điểm ngã vào xung đồng hồ CK thay ngã vào cho phép G, tác động mức không cạnh (H 5.11) Bảng 5.11 (H 5.11) Bảng 5.11 9/9 ... trạng thái logic mạch cho bảng 5.1: (Đối với mạch chốt tác động xung đồng hồ nên ta hiểu trạng thái trước trạng thái giả sử, trạng thái sau trạng thái mạch ổn định) 2/9 MẠCH TUẦN TỰ Bảng 5.1... xuống thấp, mạch thoát khỏi trạng thái cấm, S’ hay R’ xuống thấp trước không đoán trước nên mạch rơi vào trạng thái bất định, nghĩa Q+ =1 =0, khác với Q+ Ta có bảng thật: 6/9 MẠCH TUẦN TỰ Bảng... cần đặt trước ngã Q=1 Q=0, muốn thế, người ta thêm vào FF ngã vào 4/9 MẠCH TUẦN TỰ Preset (đặt trước Q=1) Clear (Xóa Q=0), mạch có dạng (H 5.6a) (H 5.6b) ký hiệu FF RS có ngã vào Preset Clear