Kỹ thuật số bài giảng dành cho sinh viên Đại học và cao đẳng

Kỹ thuật số bài giảng dành cho sinh viên Đại học và cao đẳng là bộ tài liệu hay và rất hữu ích cho các bạn sinh viên và quý bạn đọc quan tâm. Đây là tài liệu hay trong Bộ tài liệu sưu tập gồm nhiều Bài tập THCS, THPT, luyện thi THPT Quốc gia, Giáo án, Luận văn, Khoá luận, Tiểu luận…và nhiều Giáo trình Đại học, cao đẳng của nhiều lĩnh vực: Toán, Lý, Hoá, Sinh…. Đây là nguồn tài liệu quý giá đầy đủ và rất cần thiết đối với các bạn sinh viên, học sinh, quý phụ huynh, quý đồng nghiệp và các giáo sinh tham khảo học tập. Xuất phát từ quá trình tìm tòi, trao đổi tài liệu, chúng tôi nhận thấy rằng để có được tài liệu mình cần và đủ là một điều không dễ, tốn nhiều thời gian, vì vậy, với mong muốn giúp bạn, giúp mình tôi tổng hợp và chuyển tải lên để quý vị tham khảo. Qua đây cũng gởi lời cảm ơn đến tác giả các bài viết liên quan đã tạo điều kiện cho chúng tôi có bộ sưu tập này. Trên tinh thần tôn trọng tác giả, chúng tôi vẫn giữ nguyên bản gốc. Trân trọng. ĐỊA CHỈ DANH MỤC TẠI LIỆU CẦN THAM KHẢO http:123doc.vntrangcanhan348169nguyenductrung.htm hoặc Đường dẫn: google > 123doc > Nguyễn Đức Trung > Tất cả (chọn mục Thành viên)

TR NGă I H C PH MăV Nă NG KHOA K THU T CÔNG NGH BÀI GI NG K THU T S (B c: Cao đ ng) GV biên so n: NGUY N C THI N ậ N mă201 TR NGă I H C PH MăV Nă NG KHOA K THU T CÔNG NGH BÀI GI NG K THU T S B c: Cao ng S ti t: 30 GVGD: NGUY N C THI N Qu ng Ngãi ậ N mă2014 L IăNịIă Bài gi ng K thu t s đ K thu t s ch U c biên so n c s đ c ng trình đào t o b c Cao thu t n – n t Bài gi ng g m có ch ng chi ti t h c ph n ng chuyên ngành Công ngh k ng: Ch ng CỄC H TH NG S VÀ Mẩ Ch ng CỄC C NG LOGIC VÀ Ch ng C NG LOGIC TTL VÀ CMOS Ch ng GIAO TI P C NG LOGIC Ch ng CỄC M CH T H P MSI Ch ng M CH TU N T Ch ng M CH Ch ng M CH CHUY N Ch ng B NH BỄN D N I S BOOLE FLIP-FLOP VÀ GHI D CH M, M CH NH TH I I ADC VÀ DAC Trong biên so n gi ng không tránh kh i nh ng thi u sót Hy v ng nh n đ c s góp ý c a b n đ c đ l n biên so n ti p theo có ch t l ng t t h n M CL C Ch ng CỄC H TH NG S VÀ MÃ 1.1 H th ng th p phân (Decimal number system): 10 1.2 H th ng nh phân (Binary number system) 10 1.2.1 Chuy n m t s t h th ng nh phân sang h th ng th p phân .11 1.2.2 Chuy n đ i m t s t h th ng th p phân sang h th ng nh phân: 11 1.3 H th ng th p l c phân (Hexadecimal number system) 12 1.3.1 Chuy n m t s t h th ng th p l c phân sang h th ng th p phân 13 1.3.2 Chuy n đ i m t s t h th ng th p phân sang h th ng th p l c phân 13 1.3.3 Chuy n đ i m t s t h th ng nh phân sang h th ng th p l c phân 13 1.3.4 Chuy n m t s t h th ng th p l c phân sang h th ng nh phân 15 1.4 S có d u 15 1.4.1 Mã thu n 15 1.4.2 S bù m t 16 1.4.3 S bù hai 20 1.5 Các lo i mã 23 1.5.1 Mã nh phân .23 1.5.2 Mã BCD (binary coded decimal) 23 1.5.3 Mã Gray: 26 1.5.4 Mã ASCII (American Standard Code for Information Interchange: Mã chu n c a M dùng cho trao đ i thông tin) .27 1.6 Các phép toán s nh phân 29 1.6.1 Phép c ng nh phân 29 1.6.2 Phép tr nh phân 29 1.6.3 Phép nhân nh phân 30 1.6.4 Phép chia nh phân 30 Ch ng CỄC C NG LOGIC VÀ I S BOOLE 32 2.1 Tr ng thái logic .32 2.2 Các c ng logic c b n 34 2.2.1 C ng AND 34 2.2.2 C ng OR 36 2.2.3 C ng NOT 37 2.2.4 C ng NAND 39 2.2.5 C ng NOR 39 2.2.6 C ng EXOR (EXCLUSIVE-OR) 40 2.2.7 C ng EXNOR (EXCLUSIVE-NOT-OR) 41 2.2.8 Chuy n đ i gi a c ng 41 2.3 i s BOOLE 42 2.4 Áp d ng đ nh lý Boole đ rút g n bi u th c logic 45 2.5 B ng chân lý 46 2.6 Bi u th c hàm s .47 2.6.1 D ng chu n t c n (t ng tích): .47 2.6.2 D ng chu n t c h i (tích c a t ng) .49 2.7 B ng Karnaugh 51 2.7.1 B ng Karnaugh c a bi n 51 2.7.2 B ng Karnaugh c a hàm 53 2.8 Thi t k m ch logic t h p 55 Ch ng C NG LOGIC TTL VÀ CMOS 60 3.1 Chuy n m ch bão hòa: 60 3.1.1 Chuy n m ch bão hòa c a transistor l ng c c 60 3.1.2 Ch ng t transistor chuy n m ch bão hòa 60 3.2 C u t o c a m ch c a c ng TTL .61 3.2.1 M ch logic TTL c b n .61 3.2.2 Phân tích m ch logic TTL c b n .64 3.3 Các lo i c ng TTL 66 3.4 c tính c ng TTL 66 3.4.1 Công su t tiêu tán 66 3.4.2 c tính chuy n c a m ch TTL 67 3.4.3 mi n nhi u - l nhi u 68 3.5 Các lo i c ng CMOS: 69 3.5.1 Logic NMOS .70 3.5.2 Logic CMOS .71 3.5.3 Các lo i IC logic CMOS 73 3.6 c tính c a c ng CMOS 75 3.6.1 c tính chuy n 75 3.6.2 mi n nhi u (l nhi u) 76 3.6.3 c tính n c a CMOS 77 3.6.4 Công su t tiêu tán 78 3.7 Kh o sát m t s IC c ng TTL CMOS 78 3.7.1 Kh o sát m t s IC c ng TTL 78 3.7.2 Kh o sát m t s IC c ng CMOS .82 Ch ng GIAO TI P C NG LOGIC .85 4.1 Giao ti p gi a TTL - TTL, CMOS - CMOS, TTL - CMOS, CMOS - TTL 85 4.1.1 Giao ti p gi a TTL - TTL 85 4.1.2 Giao ti p gi a CMOS - CMOS 86 4.1.3 Giao ti p gi a TTL - CMOS 74HC/HCT 87 4.1.4 Giao ti p gi a CMOS - TTL .89 4.2 Giao ti p m ch logic v i t i .90 4.2.1 Giao ti p v i đèn LED 91 4.2.2 Giao ti p v i t i qua transistor 92 4.2.3 Giao ti p CMOS v i t i công su t 96 4.2.4 Giao ti p b ng thyristor, triac 99 4.2.5 Giao ti p b ng k t n i quang 100 Ch ng CỄC M CH T H P MSI 102 5.1 M ch mã hóa 102 5.1.1 M ch mã hóa th p phân sang BCD 102 5.1.2 M ch mư hóa u tiên .104 5.2 èn LED đo n, hi n th tinh th l ng 106 5.2.1 èn LED đo n 106 5.2.2 Hi n th tinh th l ng .107 5.3 M ch gi i mã 109 5.3.1 Gi i mã BCD sang th p phân 7442/ 74LS42/ 74HC42 109 5.3.2 Gi i mư BCD sang đo n 7447A 111 5.4 M ch đa h p 112 5.4.1 C u t o c a m ch đa h p/ ch n d li u 112 5.4.2 Ngõ vào ENABLE hay STROBE 114 5.5 M ch gi i đa h p/phân phát d li u/gi i mã 114 5.5.1 C u t o c a m ch gi i đa h p 114 5.5.2 IC gi i đa h p có ch c n ng nh gi i mã 115 5.5.3 74LS138/ 74HC138: gi i đa h p : 8/ gi i mư đ ng sang đ ng 115 5.6 M ch so sánh đ l n 117 5.6.1 M ch so sánh đ l n bit nhi u bit 117 5.6.2 IC 7485/LS85/HC85: m ch so sánh đ l n bit 117 5.7 M ch c ng nh phân .119 5.7.1 M ch c ng bán ph n 119 5.7.2 M ch c ng toàn ph n 119 5.7.3 M ch c ng nhi u bit 120 5.8 M ch tr nh phân 121 5.8.1 M ch tr bán ph n (HS- Haft Subtractor) .121 5.8.2 M ch tr toàn ph n (FS-Full Subtractor) .122 5.9 Kh o sát m t s IC t h p MSI .122 5.9.1 Kh o sát IC 74151 đa h p/ ghép kênh/ ch n d li u 8:1 122 5.9.2 Kh o sát IC 74154 gi i mã/ gi i đa h p 4:16 123 Ch ng M CH TU N T FLIP-FLOP VÀ GHI D CH 125 6.1 M ch Flip-Flop m ch ch t 125 6.1.1 M ch ch t RS 125 6.1.2 RS-FF 127 6.2 Các lo i Flip-Flop 129 6.2.1 RSFF có nh p 129 6.2.2 D-FF 134 6.2.3 T-FF 135 6.2.4 JK-FF .137 6.2.5 Chuy n đ i gi a FF 139 6.3 M ch ghi d ch 158 6.3.1 C u t o c a m ch ghi d ch c b n 158 6.3.2 Nguyên lý ho t đ ng .158 6.4 Các lo i ghi d ch 159 6.4.1 N p song song 160 6.4.2 D ch chuy n trái 160 6.5 ng d ng c a FF 161 6.5.1 M ch chia t n s 161 6.5.2 M ch báo đ ng tia sáng b c t 162 6.5.3 M ch phát hi n tu n t c a tín hi u 162 6.6 Kh o sát m t s IC d ch .163 6.6.1 IC 7495 ghi d ch bit vào song song/ n i ti p, song song, d ch chuy n ph i, trái 163 6.6.2 IC 74LS164 ghi d ch bit vào n i ti p song song 165 6.7 ng d ng c a ghi d ch 166 6.7.1 L u tr d ch chuy n d li u .167 6.7.2 T o ký t ho c t o d ng u n 168 6.7.3 Chuy n đ i d li u n i ti p sang song song 169 Ch ng M CH M, M CH NH TH I 170 7.1 M ch đ m không đ ng b .170 7.1.1 M ch đ m lên nh phân bit 170 7.1.2 M ch đ m xu ng nh phân bit 173 7.1.3 B đ m lên th p phân 175 7.1.4 M ch đ m xu ng th p phân 178 7.1.5 M ch đ m Mod N không đ ng b 180 7.2 M ch đ m đ ng b 180 7.2.1 M ch đ m lên nh phân bit 180 7.2.2 M ch đ m xu ng nh phân bit 182 7.2.3 B đ m lên th p phân 183 7.2.4 B đ m xu ng th p phân 186 7.2.5 M ch đ m Mod N đ ng b 189 Kh o sát m t s IC đ m 189 7.3.1 Li t kê m t s IC đ m không đ ng b 189 7.3.2 Kh o sát 7493, 7492, 7490 190 7.4 ng d ng c a m ch đ m .194 7.4.1 m nhi u hàng hay chia t n s liên ti p 194 7.4.2 Máy đ m t n s .195 7.5 M ch đ nh th i .196 7.5.1 Gi i thi u 196 7.5.2 M ch đ nh gi 555 196 7.6 ng d ng c a m ch đ nh th i 203 7.6.1 M ch trì hoãn th i gian dùng IC 555 203 7.6.2 M ch ch ng d i dùng IC 555 203 Ch ng M CH CHUY N I ADC, DAC 205 8.1 Gi i thi u chung 205 8.2 B bi n đ i DAC 205 8.2.1 B bi n đ i DAC n tr hình T 205 8.2.2 Các ch tiêu k thu t ch y u c a b bi n đ i DAC .209 8.2.3 Kh o sát b DAC IC AD7541 211 8.3 B chuy n đ i ADC .212 8.3.1 Các b c chuy n đ i AD đ nh lý l y m u 212 8.3.2 M ch n l y m u – nh m u 215 8.3.3 B bi n đ i ADC x p x ti m c n 216 8.3.4 Các ch tiêu k thu t ch y u c a ADC 218 8.3.5 Kh o sát b ADC IC AD571 219 8.4 ng d ng DAC ADC 222 8.4.1 H th ng thu th p d li u (Data Acquisition System) 222 8.4.2 Tính n ng k thu t ch y u c a h th ng thu th p s li u 222 8.4.3 C u trúc m ch n 223 Ch ng B NH BÁN D N .225 9.1 T ng quan v b nh .225 9.2 ROM (Read Only Memory - B nh ch đ c) .225 9.2.1 B nh c đ nh ch đ c (ROM) .225 9.2.2 B nh ch đ c có th ghi trình t (PROM) 228 9.2.3 B nh ch đ c có th vi t l i (EPROM) 229 9.3 B nh RAM (Random Access Memory - B nh đ c vi t) 230 + M ch n đ u C u t o c a ROM diode +VCC R R R R Ma tr n nh A0 W0 A1 W1 W2 W3 M ch đ u Gi i mư đ a ch D3 D2 D1 D0 Hình 9.1 C u t o ROM diode Hàm logic dây t W3  A1 A0 W2  A1 A0 W1  A1 A0 W0  A1 A0 Hàm logic tín hi u đ u D3  W3W1  A0 D2  W3W2W0  A1  A0 D1  W3W1  A0 D0  W1W0  A1 B ng chân lý c a ROM diode B ngă9.1ăB ngăchânălýăc aăROMădiode A1 A0 D3 D2 D1 D0 0 1 1 1 0 0 1 1 211 T b ng chân lý ta th y b chuy n mư t mư A1A0 sang mã D3D2D1D0 Quá trình di n nh sau: B gi i mư đ a ch ti n hành gi i mã A1A0, ma tr n c ng AND diode (đ u c a AND diode dây bit, đ u vào c a AND diode dây t , qua diode n i dây bit t ng ng) b đ o (m ch n đ u ra) th c hi n vi c mư hóa đ i v i tín hi u đ u b gi i mư Cu i ta có mư D3D2D1D0 Các t mư đ u vào đ u có quan h đ n tr Vì v y ng t mư đ u vào A1A0 đ a ch c a t mư D3D2D1D0 đ b n thân D3D2D1D0 đ c xem n i dung d li u đ i ta th ng xem c l u tr ROM, c l u gi đ a ch t ng ng A1A0 Trong ma tr n ph n t nh , đ ng ngang đ ch n t g i t t dây t ng d c đ ch n bit g i t t dây bit Ch giao gi a dây t dây bit ph n t nh T i ph n t nh n u có diode d li u l u gi 1, n u diode d li u l u gi N i dung d li u l u gi ma tr n nh không th thay đ i sau hoàn thành ch t o ROM t c ch đ c mà không vi t đ ED W3 W2 W1 W0 Hình 9.2 Ma tr n nh c a ROM NMOS 212 c Ma tr n ph n t nh dùng transistor tr ng NMOS có n i dung nh nh ROM diode T i ph n t nh (n i giao gi a dây t dây bit n u có transistor NMOS n i dung l u gi 1, n u 0) Nguyên lý làm vi c c ng gi ng nh ROM diode Nh ng tín hi u dây t tích c c transistor l m c cao (c ng có th dùng ng c c đ c u trúc ma tr n nh c a ROM) Khi ch t o ma tr n nh c a ROM, c n c vào n i dung c n l u tr mà thi t k m tn i u ch có l i s l ng s n xu t l n (vì ch t o m t n công đo n liên quan t i th i gian, giá thành cao) Trong tr ng h p s l ng s n xu t không l n, dùng PROM kinh t h n 9.2.2ăB ănh ăch ăđ căcóăth ăghiătrìnhăt ă(PROM) Khi xu t x ng, PROM có ph n t nh đ u 1, ng i s d ng c n c vào n i dung c n l u gi mà tùy ý ch n ph n t nh không thay đ i (1), ph n t nh thay đ i (0) đ th c hi n thao tác vi t vào b nh Nh ng ch m t l n vi t mà Dây t +ED Dây bit C u chì Hình 9.3 Ph n t nh PROM M t ph n t nh PROM g m có: m t transistor l (h p kim Ni Cr ) Khi xu t x ng c c m t c u chì ng, c u chì c a ph n t nh đ u thông Ng i s d ng mu n ghi bit vào ph n t nh gi nguyên c u chì, mu n ghi bit vào ph n t nh làm đ t c u chì b ng dòng n đ l n theo quy đ nh C u chì c a ph n t nh đ t r i cách n i l i nh c đ không th thay đ i n i dung đ c n a Ngoài hình th c c u chì, ng thay th ph i ta ch t o PROM dùng diode Schottky ng pháp c u chì Khi xu t x ng t ( tr ng thái phân c c ng c,t c c), t ng, t t c diode Schottky đ u ng ng bit 213 t o bit 1, ng i s d ng ph i đ t n áp ng c đ l n đ diode Schottky đánh th ng t o thành ch p c c thông m ch v nh vi n 9.2.3ăB ănh ăch ăđ căcóăth ăvi tăl iă(EPROM) Th c ti n luôn có nhu c u s a ch a, đ i m i m t s d li u ROM, v y ng i ta không th a mưn v i ROM c đ nh PROM EPROM gi i quy t đáp ng nhu c u nên có ng d ng r ng rưi Hi n EPROM s d ng ph n t nh c s transistor FAMOS (Floating – gate Avalanche – nection Metal Oxide Semiconductor – Bán d n oxýt kim lo i phun – c c c ng thác l th n i) K t c u c a transistor FAMOS S P+ C c c a th n i SiO2 D P+ L pđ N Hình 9.4 C u t o c a transistor FAMOS Transistor FAMOS c b n transistor MOS c c c ng Si kênh P i m khác bi t c a c c c ng hoàn toàn b SiO2 cách ly, nên tr ng thái “b ng b nh”, có tên c c c ng th n i C c v n không mang n, nên kênh d n gi a c c ngu n S c c máng D, transistor FAMOS Nh ng n u đ t n áp t tr ng thái ng t ng đ i l n (ví d -30V) gi a D S, làm cho chuy n ti p PN gi a c c máng D đ b đánh th ng thác l , n t vùng nghèo ki t nh n tr ng m nh gia t c l n bay t vùng P+ Do t c đ cao, có m t ph n n t xuyên qua l n oxýt r t m ng đ t i c c c ng th n i, chúng đ c t n tr Quá trình g i phun thác l Khi không n áp đ t gi a D S, n tích c c c ng l i thoát đi, nên b o t n lâu dài c c c ng ( 1000C, m t n m suy gi m ch a t i 1%) i u ch nh biên đ n th i gian c a n áp gi a DS, có th u n l ng n t phun vào Khi 214 c c c ng có nhi u n t (đi n tích âm) có th t o kênh d n gi a D S làm cho transistor FAMOS tr thành thông N u dùng tia c c tím ho c tia X chi u vào transistor FAMOS làm trung hòa n tích FAMOS tr l i tr ng thái ng t ng c c c ng, kênh d n bi n m t, transistor ti n ti n hành vi c kh b kênh d n, bao gói, i ta đ m t c a s th ch anh cho vi c chi u x c n -ED Bóng ph t i FAMOS Dây t Dây bit Hình 9.5 Ma tr n nh EPROM EPROM c u t o t transistor tr ng, m i ph n t nh g m m t transistor MOS Dây t u n c c c ng Khi xu t x thái h m ch Ng ng, t t c FAMOS đ u tr ng i s d ng c n c vào d li u l u gi , đ a xung n áp âm vào dây bit đư ch n, l i u n dây t cho MOS theo đ a ch thông d n FAMOS dây bit đư ch n s đánh th ng thác l , phun n t vào c c c ng c a Khi đ c ra, dây t ch n hàng ph n t nh , FAMOS đư có n t phun vào c c c ng c a s d n n, dây bit t ng ng s có m c cao FAMOS n t phun vào c c c ng h m ch, dây bit t ng ng s có m c th p 9.3ăB ănh ăRAMă(RandomăAccessăMemoryă- B ănh ăđ căvi t) RAM m t ph n không th thi u c a máy tính n t s Hi n nay, RAM b nh bán d n RAM bán d n có u m: +T cđ l n 215 + Th tích nh + Dung l ng l n + Ti t ki m n n ng + tin c y cao K t c u c a RAM bán d n Trong máy tính n t s , c ch ng trình s li u đ u bi u th b ng s nh phân RAM bán d n vi m ch (IC) c l n, bao g m hàng tr m, hàng nghìn ph n t nh đ l u tr s nh phân M t ph n t nh có th nh m t s nh phân (1 bit) C n c vào s bit, RAM có hai hình th c k t c u t ch c b nh là: + Nhi u t bit + Nhi u t nhi u bit Trong k t c u nhi u t bit, m i t ch c c s c a b nh ch nh bit Ví d : RAM 1024 X b nh có 1024 ph n t nh bit Trong k t c u nhi u t nhi u bit, m i t ch c c s c a b nh l u gi nhi u bit Ví d : RAM 256 X b nh có 256 ph n t nh bit Tích s c a s ph n t nh c s s bit c a ph n t dung l b nh RAM Ví d : RAM 16384 X có dung l ng 16384 bit b ng 16Kbit Nói chung RAM bán d n có c u trúc nhi u t bit S đ kh i c a RAM đ u vào đa ch Gi i mã đa ch Ma tr n nh Ch n chíp Bus d li u Tín hi u u i u n n đ c / vi t đ c vi t Bus d li u Hìnhă9.6ăS ăđ kh i c a RAM bán d n 216 ng c a B gi i mư đ a ch : Trong RAM có r t nhi u ph n t nh ; đ phân bi t, t ng ph n t nh đ c gán m t đ a ch M i l n đ c ho c vi t ch có th làm vi c v i m t ph n t nh có đ a ch đư cho Ho c vi t vào ph n t xét, ho c đ c n i dung đư vi t vào tr c đó, trình g i truy nh p xu t b nh Mư nh phân bi u th đ a ch c n truy nh p truy xu t đ c đ a vào b gi i mư đ a ch Sau đư gi i mư, ta có tín hi u tích c c m t dây t ng ng đ m thông đ đ u ng vào / cho d li u vi t / đ c vào ph n t có đ a ch i u n đ c vi t: i v i ph n t nh đ c ch n theo đ a ch , s đ c hay vi t vào tùy thu c vào s u n c a tín hi u u n đ c / vi t Ví d đ c, m c logic vi t C ng có RAM có hai đ R / W , m c logic ng dây tín hi u riêng l đ u n tín hi u đ c vi t u vào / ra: B ng đ u vào mà RAM có th trao đ i tin t c v i b x lý trung tâm (CPU – Central Processing Unit) Các đ ng dây d li u hai chi u, tín hi u u n đ c / vi t mà đ c, đ u ra; vi t đ u vào S đ u vào ph thu c vào s bit m t đ a ch Ví d : RAM 1024 X m i đ a ch m t ph n t nh nên t ng ng ch có m t đ u vào RAM 256 X m i đ a ch c a m t nhóm ph n t nh nên t ng ng có đ u vào / C ng có RAM dây d li u vào riêng, dây d li u riêng u nói chung m ch tr ng thái hay m ch h c c góp i u n ch n chíp: Do s h n ch v kh n ng tích h p RAM m i chip, b nh RAM c a máy tính ph i nhi u chip RAM ghép n i logic v i Khi CPU truy nh p truy xu t b nh theo đ a ch đ a ch th đ ng t ng ng v i m t chip RAM c ch n i u n ch n chip nh m m c đích N u tín hi u ch n chíp d n vào chíp RAM đ m c tích c c chíp c ch n Tín hi u đ u b gi i mư c a chíp xét s u n m thông đ 217 ng vào / cho vi c trao đ i d li u gi a CPU ph n t nh có đ a ch CPU phát ra, (Nh ng chip RAM khác tín hi u ch n chíp m c tích c c không đ c ch n, ngh a b ng t kh i liên h v i CPU) Ma tr n nh : Các ph n t nh c a RAM th nh ng đ c b trí d ng ma tr n, g i ma tr n u b gi i mư đ a ch u n s n i / ng t gi a ph n t nh ma tr n v i đ u vào / c a b nh Ph n t nh t đ ng ng v i đ a ch đ c gi i mư c n i thông, nh ng ph n t khác b ng t Ma tr n nh b gi i mư đ a ch c a RAM 1024 X Ma tr n có hình th c k t n i nhi u t bit, c u trúc thành ma tr n 32 X 32, m i kh i vuông nh hình v m t ph n t nh S n i thông v i m ch c a ph n t nh tín hi u đ u b gi i mư đ a ch u n Có 10 dây đ a ch , t A0 A1 A2 A3 A4 ng ng 1024 đ a ch c a 1024 ph n t nh X0 B gi i mã hàng X1 X31 0-0 0-1 0-31 1-0 1-1 1-31 31-0 31-1 X0 Dây bit 31-31 Dây d li u D Y0 Y1 Y31 D B gi i c t A5 A6 A7 A8 A9 Hình 9.7 Ma tr n nh b gi iămưăđ a ch c a RAM 1024X1 218 Gi i mư đ a ch phân làm hai: B gi i mư hàng b gi i mư c t Các dây đ a ch A0  A4 đ u vào b gi i mư hàng u b gi i mư hàng 32 dây X0  X31 dây ch n hàng Các dây đ a ch A5  A9 đ u vào b gi i mư c t u b gi i mư c t 32 dây Y0  Y31 dây ch n c t Dây ch n hàng Xi u n s n i thông c a m i ph n t nh hàng t ng ng c a ma tr n nh dây bit Dây ch n c t Xi u n s n i thông c a dây bit m i c t t ng ng v i dây d li u D , D Ví d : Khi X0 = 1, Y0 = 1, 32 ph n t nh 0-0  0-31 c a hàng th nh t ma tr n nh đ c n i thông v i dây bit t ch có m t đôi dây bit đ ph n t nh 0-0 đ đ ng ng Trong 32 đôi dây bit c Y0 u n n i thông v i dây d li u V y ch có m t c n i thông v i dây d li u Ph n t nh 0-0 đ c đ c hay c vi t, v n đ tín hi u đ c vi t u n N u đ c tin t c l u tr ph n t nh 0-0 s xu t dây d li u, đ u vào / truy n đ n CPU N u vi t CPU đ a tin t c c n đ c vi t qua đ u vào / ra, dây d li u ghi vào ph n t nh 0-0 T ng t Khi X31 = 1, Y31 = 1, ph n t nh 31-31 đ c n i thông v i dây d li u, v i u n đ c / vi t, CPU thông qua BUS d li u, đ u vào / ra, dây d li u th c hi n đ c hay vi t vào ph n t nh 31-31 M ch n t ng đ i đ n gi n dùng đ u n đ c vi t 219 R/ W KR CS +ED KW T1 T2 11 I/O 13 D D 10 14 12 Hình 9.8 M chăđi u năđ c / vi t c a RAM Các c ng  làm thành b u n đ c vi t Khi CS ; R/W = K R  , K W  th c hi n đ c Khi CS ; R/W = K R  1, K W  th c hi n vi t Các c ng 6, bán d n MOS T1, T2 làm thành m ch đ u tr ng thái Khi K R  , K W  c ng 11, 12 b ng t, c ng 6, s n sàng D li u D qua c ng đ o pha, qua m ch tr ng thái r i đ u I/O: I/O = D V y m ch đư th c hi n đ c Khi K R  1, K W  c ng 6, b ng t, đ u c a chúng m c th p làm cho bán d n T1, T2 b khóa, m ch ba tr ng thái th hi n tr kháng cao Trong c ng 11, 12 s n sàng, đ ng vào cho d li u đ c m thông qua c ng 9, 10, 11, 12, 13, 14 v i D = I/O D  I / O , t c th c hi n vi c vi t vào b nh Khi CS 1; K R  ; K W  ; ngh a chíp RAM không đ c ch n, m ch tr ng thái th hi n tr kháng cao c ng 11, 12 c ng b ng t, I/O b ng t kh i D, D t c không đ c, không vi t RAM đ c gi i thi u dùng l u gi bit hay 16 bit hình l u gi bit đ a ch Th c t th ng đ a ch V y nên ph i ghép song song RAM nhi u t bit 220 Hình 9.9 d i gi i thi u chíp RAM 1024 X c u trúc thành b nh RAM 1024 X Trong hình này, dây đ a ch , dây đ c / vi t, dây ch n chip đ u n i song song, dây I/O đ c dùng riêng l A9 A0 CS R/ W R/ W CS A0 A9 R/ W CS A0 A9 R/ W CS A0 A9 1024 X 1024 X 1024 X I/O I/O I/O I/ O1 I/ O2 I/ O8 Hình 9.9 B nh RAM 1024 X bit dùng chíp RAM 1024 X + Ph n t nh RAM t nh Ph n t nh h t nhân c a b nh C n c vào s khác bi t nguyên lý làm vi c, chúng phân thành RAM t nh RAM đ ng C n c vào công ngh s n xu t, chúng đ c phân thành l ng c c MOS Ph n t nh NMOS bóng bán d n Xi +ED T4 +EC T2 T5 T6 Dây bit B T3 T1 Dây bit B T8 T7 D D Yj Hình 9.10 Ph n t nh RAMăt nhă6ăbóngăbánăd n NMOS 221 T1 T2 làm thành m t b đ o pha T3 T4 c ng làm thành m t b đ o pha khác u vào đ u c a hai b đ o pha n i chéo t o thành m t Flip-Flop RS c b n, ngh a c u trúc nên ph n t nh T1 thông T3 ng t tr ng thái T3 thông T1 ng t tr ng thái T5, T6 bóng bán d n u n Dây Xi u n T5, T6 thông ho c ng t, u n s n i thông đ u c a Flip-Flop v i dây bit Khi Xi = T5, T6 thông, FF thông v i dây bit Khi Xi = T5, T6 ng t, FF ng t kh i dây bit T7, T8 bóng bán d n u n s n i thông dây bit v i dây d li u b ng tín hi u dây Yj Khi Yj = T7, T8 thông, dây bit thông v i dây d li u Khi Yj = T7, T8 ng t, dây bit ng t kh i dây d li u Không ph i m i ph n t nh đ u có riêng T7, T8 Mà T7, T8 dùng chung cho c c t ph n t nh V y ch có ph n t nh mà giá tr Xi, Yj c a đ u b ng m i đ c n i thông v i dây d li u, ngh a m i có th đ c vi t đ i v i ph n t nh Ta nói ph n t nh i-j đ c ch n B t k th i m c ng ch có dây Xi có th có m c 1, c ng ch có dây Yj có th có m c Ngh a truy c p truy xu t, lúc c ng ch có m t ph n t nh đ c ch n; ph n t nh khác gi nguyên tr ng thái, t c l u gi không đ i n i dung đư ghi vào + Ph n t nh RAM đ ng Ph n t nh RAM đ ng MOS s d ng n dung c c c a (gate) c a bóng bán d n MOS đ nh t m th i gi li u Do có s rò n nên n tích l u gi n dung c c c a b suy gi m d n V y đ d li u l u gi không b m t đi, ph i bù n tích b rò m t b ng cách đ nh k n p n b sung cho n dung c c c a Vi c đ c g i làm t i d li u b nh đ ng 222 +ED Xung n p tr T6 Xi c T3 T4 Dây bit B T2 T1 C2 C1 CB Dây d li u T5 Dây bit B CB T8 T7 D D Yj Hình 9.11 Ph n t nh đ ng NMOS bóng Dây d li u T1 T2 n i ghép chéo D li u (đi n tích) l u tr C1 C2 i n áp C1, C2 u n T1, T2 thông hay ng t Khi C1 n p n tích (đi n áp C1 l n h n n áp c t c a T1) C2 n tích (đi n áp C2 nh h n n áp c t c a T2) T1 thông, T2 ng t, t ng ng v i tr ng thái c a ph n t nh Khi C2 n p n tích, C1 n tích T2 thông, T1 ng t, t ng ng v i tr ng thái c a ph n t nh T3 T4 nh ng bóng u n s n i thông ph n t nh v i dây bit T5 T6 m ch n n p tr c c a dây bit, dùng chung cho t t c ph n t nh c t ma tr n nh Khi b t đ u truy nh p truy xu t b nh , c c c a c a T5 T6 có xung n p tr c nên T5 T6 n i thông, dây bit B B có n áp cao thông v i ngu n ED Sau k t thúc xung n p tr c, T5 T6 ng t, dây bit cách li kh i ngu n ED Nh ng tác d ng c a n dung phân b CB C B Khi n áp m c cao c a dây bit có th trì thêm m t kho ng th i gian n a Trong kho ng th i 223 gian này, gi s ti n hành đ c d li u, dây X có m c cao, T3 T4 thông Gi s ph n t nh có tr ng thái (T1 thông, T2 ng t) G1 có m c cao, G2 có m c th p Lúc CB phóng n qua T1 T3 Do dây bit B bi n thành m c th p Do T2 ng t, dây bit B v n m c cao V y d li u nh ph n t nh đư đ đ c dây bit B B N u lúc dây Y c ng c m c cao tín hi u s đ a đ n đ u c a RAM qua dây d li u D D V y m ch n n p tr c c a dây bit có tác d ng gì? Trong kho ng th i gian T3 T4 thông, n u dây bit không đ c n p n tr c m c cao có đ c c a dây B ch C1 phóng n qua T4 n p vào C B N u th n tích C1 b suy gi m C B có giá tr th m chí l n h n C1 (vì có nhi u ph n t n i vào dây bit) V y có th G1 không gi nguyên m c cao sau l n đ c, t c d li u b m t Nh có m ch n n p tr c, n th dây bit B cao h n n th G1 m t V y đ c d li u, n tích C1 không nh ng không h b suy gi m, mà đ c làm t i nh s n p n thêm cho C1 qua T4 Khi ti n hành vi t, đ u vào d li u c a RAM s làm thay đ i tr ng thái ph n t nh thông qua dây d li u dây bit, t c đ a d li u vào l u gi ph n t nh 224 TÀIăLI UăTHAMăKH O [1] John F.Wakerly (1999), Digital Design principles practices, Prentice hall, [2] Nguy n H u Ph [3] V ng (2001), M ch s , NXB Th ng kê, Tp H Chí Minh c Th (1996), C s k thu t n t s , NXB Giáo d c, Hà N i 225 ... CÔNG NGH BÀI GI NG K THU T S B c: Cao ng S ti t: 30 GVGD: NGUY N C THI N Qu ng Ngãi ậ N mă2014 L IăNịIă Bài gi ng K thu t s đ K thu t s ch U c biên so n c s đ c ng trình đào t o b c Cao thu t... o b c Cao thu t n – n t Bài gi ng g m có ch ng chi ti t h c ph n ng chuyên ngành Công ngh k ng: Ch ng CỄC H TH NG S VÀ Mẩ Ch ng CỄC C NG LOGIC VÀ Ch ng C NG LOGIC TTL VÀ CMOS Ch ng GIAO TI P... ădùng cho traoăđ iăthôngătin) Mư dùng bit đ mư hoá ký t thông d ng, nh v y b ng mư s có 128 ký t ng v i mư s t  127 bit th có th cho liên t c b ng 0, ho c có th dùng ch a bit parity ph c v cho