1. Trang chủ
  2. » Kỹ Thuật - Công Nghệ

Phuong phap thiet ke mach khi nen

27 577 3

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 27
Dung lượng 490,79 KB

Nội dung

ĐIỀU KHIỂN ĐIỆN KHÍ NÉN 1.. Mạch tự giữ Self-holding or Latching circuits a.. Mạch tự giữ ưu tiên “SET” b... Mạch điều khiển theo tầng 3.1.. Nguyên tắc và các bước thiết kế Nguyên tắc: M

Trang 1

ĐIỀU KHIỂN ĐIỆN KHÍ NÉN

1 Mạch tự giữ (Self-holding or Latching circuits)

a Mạch tự giữ ưu tiên “SET”

b Mạch tự giữ ưu tiên “RESET”

+24V

0V

K1 A1

A2

SET 3

4 K1 3

4

RESET 1

2

K1 3

4

2 3

+24V

0V

K1 A1

A2

SET

3

4 K1 3

4

2 3

Trang 2

2 Mạch điều khiển theo nhịp

Như vậy chức năng mạch nhip như sau:

- Chuẩn bị cho nhịp tiếp theo

- Xóa các lệnh của nhịp trước đó

- Thực hiện lệnh tín hiệu điều khiển

3

4

K1 3

4

K3 1

2

K2 A1

A2

K2 3

4 S_I

3

4

K_I-1 3

4

K_I+1 1

2

K_I A1

A2

K_I 3

4 S_N-1

3

4

K_N-2 3

4

K_N 1

2

K_N-1 A1

A2

K_N-1 3

4 S_N

3

4

K_N-1 3

4

K1 1

2

KN A1

A2

K_N 3

Trang 3

Bước 1: Xây dựng biểu đồ trạng thái Bước 2: Xây dựng nhịp hoạt động

4

K1 3

4

K2 3

4

K3 1

2

K2 A1

A2

S4 3

4

K2 3

4

K3 3

4

K4 1

2

K3 A1

A2

S3 3

4

K3 3

4

K4 3

4

K5 1

2

K4 A1

A2

S1 3

4

K4 3

4

K5 3

4

K1 1

2

K5 A1

A2 +24V

0V

SET 3

4

K1 3

4

Y 1

K2 3

4 K3 3

4 K2 3

4

Y 2

2 3 12

5 13 15

7 14

9

10 7

Trang 4

K1 3

4

K2 3

4

K3 1

2

K2 A1

A2

S4 3

4

K2 3

4

K3 3

4

K4 1

2

K3 A1

A2

S3 3

4

K3 3

4

K4 3

4

K5 1

2

K4 A1

A2

K0 3

4

K4 3

4

K5 3

4

K1 1

2

K5 A1

A2 +24V

0V

SET 3

4

K1 3

4

Y 1

K2 3

4 K3 3

4 K2 3

6 14 16

8 15

10

11 8

Trang 5

K2 3

4

K3 1

2

K2 A1

A2

S4 3

4

K2 3

4

K3 3

4

K4 1

2

K3 A1

4

K4 3

4

K1 1

2

K4 A1

A2 +24V

0V

K1 3

4

Y 1

K2 3

4 K3 3

4 K2 3

4

Y 2

SET 3

4

3 4 11

6 12 14

8 13

9 6

Trang 6

K2 3

4

K3 1

2

K2 A1

A2

S4 3

4

K2 3

4

K3 3

4

K4 1

2

K3 A1

4

K1 1

2

K4 A1

A2 +24V

0V

K1 3

4

Y 1

K2 3

4 K3 3

4 K2 3

4

Y 2

K4 3

4

3 4 10

6 11 13

8 12

Trang 7

3 Mạch điều khiển theo tầng

3.1 Nguyên tắc và các bước thiết kế

Nguyên tắc: Mạch tầng được áp dụng với van điều khiển là van kép Các bước thiết kế:

Bước 1: Vẽ sơ đồ hành trình bước

Bước 2: Xác định hệ điều kiện

4

K1 3

4

K2 3

4

K3 1

2

K2 A1

A2

S4 3

4

K2 3

4

K3 3

4

K4 1

2

K3 A1

A2

S3 3

4

K3 3

4

K1 1

2

K4 A1

A2 +24V

0V

K1 3

4

Y 1

K2 3

4 K3 3

4 K4 3

4

Y 2

K4 3

4 SET 3

6 12

8 13

9 14 6

Trang 8

E1: Tín hiệu tầng cuối E2: Tín hiệu chuyển tầng

Mạch 3 tầng dùng 2 relay

E1: Tín hiệu cuối tầng; E2: Tín hiệu chuyển tầng 1 sang 2; E3: 2 sang 3

START 3

4 K1 3

4

E3 1

2

K1 A1

A2 +24V

0V

E1 3

4

K1 3

1

2

E2 3

4 K2 3

4

K2 A1

A2

K2 3

4

K2 1

6 7

4

E2 1

2

K1 A1

A2 +24V

0V

E1 3

4

K1 3

4

K1 1

2

3 4 5

Tầng 1 Tầng 2

Tầng 3

Trang 9

Ví dụ 1: Mạch tầng với 2 xylanh hoạt động như sau: A+B+B-A-

A2 +24V

2 K1

3

4

S4 1

Trang 10

Ví dụ 2: Cho 3 xylanh hoạt động như sau: A+B+B-C+C-A-

Trang 11

2

K2 3

4

K2 A1

A2

K2 3

4

K2 1

2 S4

6 8

Trang 12

4 Xây dựng mạch tầng sử dụng chuỗi bước có xóa

Nguyên tắc xây dựng: Mỗi tầng sử dụng một relay Tầng tiếp theo sẽ xóa tín

3

4

K1 A1

A2 +24V

0V

S1 3

4

K1 3

4 K2 3

4

K2 A1

A2

k1 3

4

S4 3

4

k2 1

2

y 1

s2 3

4

y 3

k2 3

4

y 4

s3 3

4

y 2

reset 1

2

3 6

5 2

Trang 13

Ví dụ 2: Cho 3 xylanh hoạt động như sau: A+B+B-C+C-A-

Trang 14

S2 3

4

Y 4

S3 3

4

k3 1

2

k2 A1

A2

s4 3

4

K1 3

4

k3 3

4

k1 1

2

k3 A1

A2

s6 3

4

k2 3

4

k3 3

4

y 6

s5 3

4

y 2

k1 3

4 Reset

3

4

3 4 9

6 11

7 13 4

Trang 15

k3 1

2

k2 A1

4

k1 1

2

k3 A1

A2

k2 3

4

k1 3

4 s1

3

4 k3 3

4

3 4 8

6 10

Trang 16

Để xử lý S0 chỉ có 2 chân ta dùng thêm relay trung gian K0 để thực hiện mạch trên

Ví dụ 2: Cho 3 xylanh hoạt động như sau: A+B+B-C+C-A-

START

3

4 K1 3

4

k3 1

2

k2 A1

4

k1 1

2

k3 A1

A2

k2 3

4

k1 3

4

k0 3

4 k3 3

6 10

Trang 17

Chú ý: Tại sao lại phải có “Endline”: trong mạch khí nén khi ta tạo thêm Endline

làm cho mạch trở nên cồng kềnh tuy nhiên đây cũng là phương pháp để sau này tự động hóa dễ dàng hơn vì sử dụng tín hiệu cuối chu trình để gọi cho chu trình kế tiếp

START

3

4

K1 3

4

S2 3

4

Y 4

S3 3

4

Y 5

k2 3

4

k3 1

2

k2 A1

A2

s4 3

4

K1 3

4

k3 3

4

k4 1

2

k3 A1

A2

s6 3

4

k2 3

4

k3 3

4

y 6

s5 3

4

y 2

k1 3

4

k4 A1

A2

k3 3

4

S1 3

4

k1 1

8 13

Trang 18

5 Rơle thời gian đóng chậm (Timer)

4

T0 1

2

K 3

4 S2

3

4

Y 1 +24V

0V

2 3

Trang 19

K 3

0V

S2 S1

2

Y 3

T0 3

Trang 20

K3 1

2

K2 A1

A2

K1 3

4

T0 3

4

K3 3

4

K4 1

2

K3 A1

A2

K2 3

4

K5 1

2

K4 A1

A2

K3 3

4

S1 3

4

K5 3

4

K1 1

2

K5 A1

A2

K4 3

4

Y 3

K3 3

4

Y 4

K4 3

7 13

9 14

4

K2 3

4

K3 1

2

K2 A1

A2

K1 3

4

T0 3

4

K3 3

4

K4 1

2

K3 A1

A2

K2 3

4

K5 1

2

K4 A1

A2

K3 3

4

S1 3

4

K5 3

4

K1 1

2

K5 A1

A2

K4 3

4

K1 3

4

Y1

K2 3

4

Y3

K3 3

4

Y4

K4 3

8 14

10 15

11 8

Trang 21

K2 3

4

K3 1

2

K2 A1

A2

K1 3

4

K1 1

2

K3 A1

A2

K2 3

A1

A2

T0 3

4

K2 3

4

K3 1

2

K2 A1

A2

K1 3

4

K1 1

2

K3 A1

A2

K2 3

6 10

7 4

Trang 22

Chức năng

3

4 S3

3

4

S2 3

4 S4

3

4

S1 3

4

3

8 9

Trang 23

Mạch lập trình

Trang 25

Ví dụ 2: Cho hệ thống hoạt động như sau: A+B+(Delay5s)B-A- Thiết kế mạch

Chức năng

3

4 S3

3

3

4 S4

3

4

S1 3

4

3

8 9

Trang 26

Mạch điều khiển

Ngày đăng: 30/03/2017, 16:02

TỪ KHÓA LIÊN QUAN

w