Thực hành Cấu trúc máy tính

Thực hành Cấu trúc máy tính Trang BÀI : HƯỚNG DẪN SỬ DỤNG QUARTUS II 1/- Tạo project : Sau cài đặt xong phần mềm QuartusII, bắt đầu chạy chương trình cách double-click vào biểu tượng desktop Giao diện QuartusII xuất : Đầu tiên, cần tạo project : File  New Project Wizard Ở cửa sổ điền vào thông tin thư mục chứa project, tên project tên top-module (tên topmodule thường trùng tên project) Click Next lần GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang Cửa sổ Family & Device Settings dùng để chọn họ tên linh kiện FPGA để cấu hình Chọn họ linh kiện CycloneII, tên EP2C70F896C6 (board DE2-70) Chọn Finish Vào File New  Block Diagram/Schematic File Click chuột phải vào thiết kế, chọn Insert  Symbol GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang Chọn cổng AND cách gõ vào “and2” Bấm OK Gắn vào thiết kế Làm tương tự bước để gắn input (ngõ vào) output (ngõ ra) cho thiết kế (có thể dùng phím Ctrl để copy) Đưa chuột vào chân linh kiện thực nối dây Đặt tên cho input output (input : in1, in2; output : out) cách doubleclick vào symbol Cuối ta hình cổng AND với input output, chọn File  Save, tên file : congand GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang Biên dịch thiết kế chọn Processing  Start Compilation 10 Nếu lỗi, xuất cửa sổ báo successful Bấm OK * Mô thiết kế 11 Vào File New  Vector Waveform File 12 Click chuột phải vào cửa sổ “Name” Chọn InsertInsert Node or Bus GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang 13 Chọn Node Finder Cửa sổ Node Finder chọn “Pins: all” bấm List Chọn tất chân Bấm OK lần 14 Vẽ dạng sóng cho đường input hộp công cụ bên trái 15 Zoom out, dùng biểu tượng lên xuống để vẽ đường tín hiệu ngõ vào Lưu lại với tên file : congand.vwf GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang 16 Vào Processing  Start Simulation để mô 17 Kết dạng sóng thu * Cấu hình cho FPGA DE2-70 18 Thực map chân cho FPGA : vào Assignments  Assignment Editor 19 Map chân cho ngõ vào cổng AND với nút gạt SW[0] SW[1], ngõ nối với led đỏ LEDR[0] GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang 20 Sau map chân xong, Save Compile lại lần Để cấu hình cho FPGA: chọn Tools  Programmer 21 Bấm Start Sau chạy 100%, FPGA cấu hình xong Kiểm tra lại hoạt động thiết kế kit DE2-70 Bài tập : Thay đổi cổng logic OR, XOR, NAND, NOR, XNOR kiểm tra bảng chân trị chúng DE2-70 * Tham khảo : www.altera.com www.terasic.com GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang BÀI : THIẾT KẾ MẠCH CỘNG, TRỪ BIT Hầu hết thiết kế thực theo mô hình phân cấp Mô hình phân cấp sử dụng sub-module kết hợp với top-module để tạo thành thiết kế hoàn chỉnh Chạy chương trình cách double-click vào biểu tượng desktop Tạo project có tên : cong4bit Đầu tiên cần tạo mạch cộng bit gồm Half Adder Full Adder : File  New  Block Diagram/Schematic File Thực thiết kế mạch cộng bit HA hình : Lưu lại với tên : HA.bdf Tiếp tục, thực thiết kế mạch cộng bit FA GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang Lưu lại với tên file : FA.bdf Tạo symbol (đóng gói thiết kế) cho file FA.bdf HA.bdf cách vào File  Create/Update  Create Symbol File for Current File Thực thiết kế mạch cộng bit cách ghép module mạch cộng bit lại với Vào File  New  Block Diagram/Schematic File Thêm module mạch cộng bit vào : Insert  Symbol  FA (hoặc HA) GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang 10 HA B A Cout S inst1 FA B A Cin Cout S inst FA B A Cin Cout S inst2 FA B A Cin Cout S inst3 Ghép module cộng bit lại để tạo thành mạch cộng bit 10 Thêm vào input output Các input A, B dạng bus (4 đường) Các output S dạng bus (5 đường) Đặt tên cho input A, B cách double-click vào input, phần “Pin name” gõ vào : A[3 0] B[3 0] Tương tự cho output S[4 0] 11 Vẽ đường bus ( GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương ) dây nối ( ) cho mạch Thực hành Cấu trúc máy tính Trang 22 BÀI : THIẾT KẾ MẠCH ĐA HỢP Biểu thức logic cho đa hợp 2-1 bit : m = x s  ys Đầu tiên, ta thiết kế đa hợp 2-1 bit Chạy chương trình cách double-click vào biểu tượng desktop Tạo project có tên : machdahop Đầu tiên cần tạo mạch đa hợp 2-1 bit : File  New  Block Diagram/ Schematic File Thực thiết kế mạch đa hợp 2-1 bit hình : Lưu lại với tên : dahop1bit.bdf Tạo symbol (đóng gói thiết kế) cho file dahop1bit.bdf cách vào File  Create/Update  Create Symbol File for Current File GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang 23 Thực thiết kế mạch đa hợp 2-1 bit cách ghép module mạch đa hợp 2-1 bit lại với Kết dạng sóng thu : GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang 24 * Cấu hình cho FPGA DE2-70 Map chân cho ngõ vào X, Y với 16 nút gạt, ngõ vào S với nút gạt, ngõ M với led đỏ iSW[0] iSW[1] iSW[2] iSW[3] iSW[4] iSW[5] iSW[6] iSW[7] iSW[8] iSW[9] iSW[10] iSW[11] iSW[12] iSW[13] iSW[14] iSW[15] PIN_AA23 PIN_AB26 PIN_AB25 PIN_AC27 PIN_AC26 PIN_AC24 PIN_AC23 PIN_AD25 PIN_AD24 PIN_AE27 PIN_W5 PIN_V10 PIN_U9 PIN_T9 PIN_L5 PIN_L4 iSW[16] iSW[17] PIN_L7 PIN_L8 oLEDR[0] oLEDR[1] oLEDR[2] oLEDR[3] oLEDR[4] oLEDR[5] oLEDR[6] oLEDR[7] PIN_AJ6 PIN_AK5 PIN_AJ5 PIN_AJ4 PIN_AK3 PIN_AH4 PIN_AJ3 PIN_AJ2 Sau FPGA cấu hình xong Kiểm tra lại hoạt động thiết kế kit DE2-70 Bài tập : Thiết kế mạch đa hợp 4-1 bit m  A.Sel1.Sel  B.Sel1.Sel  C.Sel1.Sel  D.Sel1.Sel * Tham khảo : www.altera.com www.terasic.com GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang 25 BÀI : THIẾT KẾ ALU Đầu tiên, ta thiết kế ALU gồm chức : AND cộng Tạo project có tên : alu8bit Tạo ALU bit hình (gồm cổng AND, cộng FA, đa hợp 2-1 bit) Lưu lại với tên file : alu1bit.bdf GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang 26 Thực thiết kế ALU bit cách ghép ALU bit lại với Lưu lại với tên : alu8bit.bdf Kết mô : * Cấu hình cho FPGA DE2-70 Map chân cho ngõ vào A, B với 16 nút gạt, ngõ vào S với nút gạt, ngõ Result với led đỏ GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính iSW[0] iSW[1] iSW[2] iSW[3] iSW[4] iSW[5] iSW[6] iSW[7] iSW[8] iSW[9] iSW[10] iSW[11] iSW[12] iSW[13] iSW[14] iSW[15] PIN_AA23 PIN_AB26 PIN_AB25 PIN_AC27 PIN_AC26 PIN_AC24 PIN_AC23 PIN_AD25 PIN_AD24 PIN_AE27 PIN_W5 PIN_V10 PIN_U9 PIN_T9 PIN_L5 PIN_L4 Trang 27 iSW[16] iSW[17] PIN_L7 PIN_L8 oLEDR[0] oLEDR[1] oLEDR[2] oLEDR[3] oLEDR[4] oLEDR[5] oLEDR[6] oLEDR[7] PIN_AJ6 PIN_AK5 PIN_AJ5 PIN_AJ4 PIN_AK3 PIN_AH4 PIN_AJ3 PIN_AJ2 Sau FPGA cấu hình xong Kiểm tra lại hoạt động thiết kế kit DE2-70 Bài tập : Thiết kế ALU bit gồm chức : cộng, trừ, NAND, OR, XOR * Tham khảo : www.altera.com www.terasic.com GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang 28 BÀI : THANH GHI, BỘ ĐẾM * Flip-flop T Chạy chương trình cách double-click vào biểu tượng QuartusII Desktop Tạo project có tên FlipFlopT Vào File New  Block Diagram/Schematic File Click chuột phải vào thiết kế, chọn Insert  Symbol GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang 29 Gõ tff vào ô name  OK Thêm input, output đặt tên tín hiệu cho schematic hình Lưu lại với tên FlipFlopT Biên dịch thiết kế: Processing  Start Compilation GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang 30 Nếu lỗi, xuất cửa sổ báo successful Bấm OK 10 Vào File  New  Vector Waveform File 11 Click chuột phải vào cửa sổ “Name” Chọn InsertInsert Node or Bus 12 Chọn Node Finder 13 Cửa sổ Node Finder chọn “Pins: all” bấm List Chọn tất chân Bấm OK lần GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang 31 14 Vẽ dạng sóng cho chân Clock: lựa chọn tín hiệu Clock sử dụng công cụ tạo sóng 15 Qui định chu kỳ cho xung Clock  OK GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang 32 16 Vẽ dạng sóng cho tín hiệu khác theo hình sau 17 Lưu file dạng sóng 18 Mô (Processing  Start Simulation) 19 Quan sát dạng sóng nhận xét liên hệ Q tín hiệu khác 20 Cho biết mối liên hệ Q Clock tín hiệu khác mức cao 21 Map chân cho Clock với KEY (nút bấm), CLRN, PRN, T với switch (nút gạt) ngõ Q với đèn led Biên dịch cấu hình xuống board DE2-70 Bài tập : Khảo sát flip flop khác: flip flop D (tên thư viện dff), chốt (tên thư viện latch) * Thanh ghi/ Thanh ghi dịch Trong CPU, ALU có ghi (register), đơn vị điều khiển (control unit) nhớ cache GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang 33 Tạo project có tên : thanhghidich8bit Thanh ghi dịch cấu tạo từ flip flop D (DFF), để thiết kế ghi dịch bit ta dùng flip flop D ghép lại Lưu lại với tên file : thanhghidich8bit.bdf Kết mô Map chân cho CLK nút bấm (KEY), IN nút gạt (SWITCH), S đèn led Biên dịch cấu hình xuống board DE2-70 Thiết kế ghi cách sửa lại thiết kế Mô phỏng, map chân cấu hình xuống board DE2-70 GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang 34 * Bộ đếm Tạo project có tên : dem4bit Bộ đếm cấu tạo từ flip flop T (TFF), để thiết kế ghi bit ta dùng flip flop T ghép lại Lưu lại với tên file : dem4bit.bdf Mô phỏng, map chân cấu hình xuống board DE2-70 * Tham khảo : www.altera.com www.terasic.com GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang 35 BÀI : BỘ NHỚ Trong hệ thống máy tính, nhớ thành phần đóng vai trò quan trọng thiếu Bộ nhớ sử dụng để chứa mã lệnh (vùng nhớ lệnh) liệu (vùng nhớ liệu) nhằm phục vụ cho CPU trình xử lý Có loại nhớ : ROM RAM (đều hỗ trợ thư viện Quartus II) * RAM Tạo project có tên : ram8byte Chọn New  Block Diagram Vào Tools  MegaWizard Plug-In Manager Click Next Trong Memory Compiler, chọn RAM 1-PORT Đặt tên file : ram Bấm Next Do nhớ RAM byte nên độ rộng bus liệu bit, bus địa bit Lần lượt thiết lập tùy chọn theo hình sau GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương Thực hành Cấu trúc máy tính Trang 36 Bấm Finish Lấy nhớ RAM vừa tạo gắn input output vào Lưu lại với tên file : ram8byte.bdf Mô GV: TS Huỳnh Hữu Thuận ThS Cao Trần Bảo Thương