thiết kế ic dùng l edit

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH ĐỀ TÀI NCKH CẤP SINH VIÊN THIẾT KẾ IC DÙNG L-EDIT S K C 0 9 MÃ SỐ: SV59 - 2008 S KC 0 2 Tp Hồ Chí Minh, 2008 BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT Tp HCM    NGHIÊN CỨU KHOA HỌC SINH VIÊN Đề tài: THIẾT KẾ IC DÙNG L-EDIT MÃ SỐ: SV-59-2008 THUỘC NHÓM NGÀNH: KHOA HỌC KỸ THUẬT NGƯỜI CHỦ TRÌ: TRẦN NGUYÊN KHÔI NGƯỜI THAM GIA: NGUYỄN HẢI THỌ MSSV: 04101080 MSSV: 04101157 ĐƠN VỊ: KHOA ĐIỆN - ĐIỆN TỬ Thành phố Hồ Chí Minh, 2008 Thiết kế IC dùng L-edit GVHD: Đậu Trọng Hiển LỜI CẢM TẠ Chúng em xin chân thành cảm ơn thầy ĐẬU TRỌNG HIỂN nhiệt tình hƣớng dẫn chúng em suốt thời gian thực nghiên cứu khoa học mà chúng em hoàn thành công trình nghiên cứu khoa học thời hạn Chúng em xin chân thành cảm ơn toàn thể quý thầy cô trƣờng đại học Sƣ Phạm Kỹ Thuật tận tụy dạy dỗ chúng em suốt thời gian học tập trƣờng, thầy cô không truyền đạt cho chúng em kiến thức quý báo mà dạy chúng em cách sống, cách làm ngƣời… Trang Thiết kế IC dùng L-edit GVHD: Đậu Trọng Hiển Mục lục Phần 1: ĐẶT VẤN ĐỀ I ĐỐI TƢỢNG NGHIÊN CỨU II TÌNH HÌNH NGHIÊN CỨU TRONG VÀ NGOÀI NƢỚC III NHỮNG VẤN ĐỀ CÒN TỒN TẠI Phần 2: GIẢI QUYẾT VẤN ĐỀ I MỤC ĐÍCH ĐỀ TÀI II PHƢƠNG PHÁP NGHIÊN CỨU III NỘI DUNG Chƣơng 1: Dẫn nhập Khái niệm thiết kế IC Layout Sơ lƣợc mạng tinh thể Vật liệu bán dẫn Giới thiệu chung Bán dẫn loại n bán dẫn loại p Ứng dụng Chƣơng 2: Thiết kế layout Transistor họ CMOS cổng logic bản…………………………… Các lớp kết nối bên ……………………………………………… Các thành phần sơ đồ layout ………………………………………… Design rule………………………………………………………………… Chƣơng 3: Quy trình chế tạo IC Các phƣơng pháp phủ lớp màng mỏng Phƣơng pháp quang khắc Các phƣơng pháp gỡ bỏ lớp màng mỏng Các phƣơng pháp pha tạp chất Ví dụ quy trình sản xuất cổng đảo hai ngõ vào………………………… Công nghệ nay: giới thiệu công nghệ chế tạo Intel Chƣơng 4: Thiết kế IC dùng L-edit Phần mềm Ledit: cách sử dụng Thiết kế IC phần mềm Ledit IV KẾT QUẢ ĐẠT ĐƢỢC Tính khoa học Khả triển khai ứng dụng vào thực tế Hiệu kinh tế - xã hội Phần 3: KẾT LUẬN I KẾT LUẬN II ĐỀ NGHỊ Phần phụ lục TÀI LIỆU THAM KHẢO Trang Thiết kế IC dùng L-edit GVHD: Đậu Trọng Hiển Phần 1: ĐẶT VẤN ĐỀ I ĐỐI TƢỢNG NGHIÊN CỨU Đối tƣợng nghiên cứu đề tài phƣơng pháp sử dụng phần mềm Ledit thiết kế IC bƣớc quy trình sản xuất IC II TÌNH HÌNH NGHIÊN CỨU TRONG VÀ NGOÀI NƢỚC Trong suốt thập niên vừa qua kỹ thuật điện tử không ngừng phát triển, đặc biệt lĩnh vực sản xuất vi mạch tích hợp, mật độ tích hợp ngày cao cho phép tạo nhiều khối chức đơn vị diện tích nhỏ hẹp dẫn đến việc giảm đáng kể kích thƣớc giá thành sản phẩm điện tử, lƣợng tiêu hao thiết bị trình hoạt động ngày đƣợc hạ thấp… Trong tƣơng lai, lĩnh vực sản xuất vi mạch tích hợp nhiều tiềm phát triển, nhu cầu cải thiện sống ngƣời không dừng lại… Trên giới, lĩnh vực chế tạo IC xuất vào năm thuộc thập niên 80 phát triển mạnh mẽ năm gần Trong nƣớc ta lĩnh vực sản xuất mạch tích hợp mẻ, với sinh viên đại học nhiều bỡ ngỡ, hầu nhƣ chƣa có tài liệu tiếng Việt công nghệ sản xuất IC đƣợc xuất III NHỮNG VẤN ĐỀ CÒN TỒN TẠI Hiện nay, có nhiều công ty hàng đầu sản xuất vi mạch tích hợp nhƣ Intel, Renesas… đầu tƣ với quy mô lớn vào nƣớc ta; nhiên lĩnh vực chế tạo vi mạch tích hợp sinh viên Việt Nam nói chung, sinh viên trƣờng Đại học Sƣ Phạm Kỹ Thuật thành phố Hồ Chí Minh nói riêng lĩnh vực mẽ, sinh viên trƣờng chƣa đáp ứng đƣợc yêu cầu doanh nghiệp Vì lý mà chúng em định tham gia công trình nghiên cứu khoa học cấp sở với đề tài “Thiết kế IC dùng L-edit” với hai nội dung nghiên cứu, khảo sát công nghệ chế tạo IC sử dụng phần mềm L-edit thiết kế vài IC Ý nghĩa lý luận ý nghĩa thực tiễn Bài báo cáo cung cấp cho ngƣời đọc kiến thức chi tiết phƣơng thức thiết kế quy trình chế tạo IC Góp phần làm tăng khả đáp ứng yêu cầu doanh nghiệp sinh viên lĩnh vực thiết kế layout IC Phần 2: GIẢI QUYẾT VẤN ĐỀ I MỤC ĐÍCH ĐỀ TÀI Nghiên cứu cách sử dụng phần mềm Ledit, ứng dụng phần mềm thiết kế vài IC Nghiên cứu quy trình sản xuất IC II PHƢƠNG PHÁP NGHIÊN CỨU Công trình nghiên cứu khoa học đƣợc thực phƣơng pháp phân tích, tổng hợp tài liệu có nội dung liên quan tƣ liệu Internet III NỘI DUNG Chương 1: Dẫn nhập Khái niệm thiết kế IC Layout Thiết kế IC trình tạo vẽ kỹ thuật xác tiêu biểu cho cấu Trang Thiết kế IC dùng L-edit GVHD: Đậu Trọng Hiển tạo vật lý toàn mạch điện; thông số vẽ phải phù hợp với yêu cầu quy trình sản xuất nhà máy đặt Công việc ngƣời thiết kế layout sử dụng công cụ CAD (computer adied design) tức phần mềm máy tính hỗ trợ cho việc vẽ layout để tạo mặt nạ phục vụ cho quy trình sản xuất IC Mỗi IC đƣợc đặc trƣng mặt nạ dùng quy trình sản xuất IC Để thiết kế mặt nạ đƣợc xác, khả thi đòi hỏi ngƣời thiết kế phải am hiểu tƣờng tận cách thức layout thành phần cấu tạo nên tất mạch điện tử nhƣ transistor, điện trở, tụ điện, hiểu quy luật dòng điện chạy mạch đặc biệt phải tuân thủ quy luật thiết kế IC nhà máy (design rules), giới hạn nhỏ lớn mà nhà máy thi công xác, ngƣời thiết kế layout cho giá trị nhỏ lớn nhà máy thi công đƣợc sản phẩm bị ngắn mạch đứt mạch Trách nhiệm ngƣời thiết kế layout hoàn thành vẽ thời hạn, thiết kế vẽ cho đạt kích thƣớc nhỏ tốt nhƣng phải đảm bảo tuân thủ design rules Sơ lược mạng tinh thể Trong vật rắn tinh thể nguyên tử đƣợc xếp theo cấu trúc hình học xác định gọi mạng tinh thể Tính chất mạng tinh thể tính tuần hoàn tịnh tiến gọi đối xứng tịnh tiến tức lặp lặp lại theo chu kỳ không gian Các loại liên kết mạng tinh thể Liên kết nguyên tử: loại liên kết bền vững nhất, ví dụ nhƣ liên kết tinh thể kim cƣơng, silic, germani… nguyên tử đóng góp điện tử vào làm chung với nguyên tử bên cạnh để tạo mối liên kết đồng hóa trị Liên kết kim loại: điện tử hóa trị liên kết yếu với hạt nhân, tách khỏi nguyên tử trở thành chung toàn tinh thể, chuyển động tự toàn mạng tinh thể Do mà kim loại có tính dẫn điện tốt Liên kết ion: ion trái dấu liên kết lực hút culomb Liên kết phân tử: nguyên tử phân tử trung hòa điện nằm cách xa chúng có lực tƣơng tác lƣỡng cực cảm ứng xuất tức thời phân bố điện tử quỹ đạo phân tử Đây lực liên kết yếu lực liên kết Thuyết cấu tạo nguyên tử Bohr Trong nguyên tử điện tử chuyển động quỹ đạo tròn đồng tâm có bán kính xác định gọi quỹ đạo bền, chuyển động quỹ đạo lƣợng điện tử đƣợc bão toàn Mỗi quỹ đạo ứng với mức lƣợng xác định, quỹ đạo gần nhân mức lƣợng thấp Điện tử phát thu lƣợng chuyển từ quỹ đạo sang quỹ đạo khác Trong nguyên tử mức lƣợng thấp đƣợc lấp đầy điện tử trƣớc, vùng cùng, vùng hóa trị, chƣa đƣợc lấp đầy hoàn toàn Dựa vào mà ngƣời ta phân loại chất rắn thành kim loại, bán dẫn điện môi Trang Thiết kế IC dùng L-edit GVHD: Đậu Trọng Hiển Nếu vùng hóa trị đƣợc điện tử lấp đầy hoàn toàn nằm cách xa vùng lƣợng đƣợc phép hay vùng dẫn chất điện môi Nếu vùng hóa trị đƣợc điện tử lấp đầy hoàn toàn nằm gần với vùng lƣợng tiếp theo, điện tử dễ dàng nhảy từ vùng hóa trị lên vùng lƣợng kích thích nhiệt chất bán dẫn Nếu vùng hóa trị đƣợc lấp đầy phần, lấp đầy hoàn toàn nhƣng lại nằm chồng lên vùng lƣợng chất dẫn điện Vật liệu bán dẫn Giới thiệu chung Vật liệu bán dẫn loại vật liệu rắn mà tính chất điện học dẫn điện không dẫn điện, giá trị điện trở vật liệu bán dẫn nằm khoảng từ 10-3 đến 109Ω.m giá trị điện trở vật liệu bán dẫn tỷ lệ nghịch với nhiệt độ, khả dẫn điện vật liệu bán dẫn thay đổi số phƣơng pháp nhƣ pha thêm tạp chất, thay đổi nhiệt độ, dùng ánh sáng kích thích… Vật liệu bán dẫn giữ vai trò quan trọng kỹ thuật điện tử, thập niên vừa qua phát triển công nghệ bán dẫn dẫn đến phát triển vƣợt bậc lĩnh vực vi điện tử, mạch tích hợp, thiết bị quang điện tử, thiết bị truyền thông, thông tin nhƣ máy vi tính, thiết bị lƣu trữ liệu Linh kiện bán dẫn linh kiện điện tử đƣợc tạo loại vật liệu bán dẫn, chiếm vị trí quan trọng thiết bị điện tử đại nhƣ: máy vi tính, điện thoại di động máy nghe nhạc kỹ thuật số… Silicon đƣợc sử dụng để tạo hầu hết linh kiện bán dẫn thƣơng mại nhƣng thực hàng chục loại vật liệu bán dẫn khác sử dụng tốt ví dụ nhƣ đơn chất Germanium hợp chất nguyên tố nhóm có điện tử lớp nguyên tố có điện tử lớp nhƣ AlAs, GaAs, GaP, GaN, InP, InAs InSb hợp chất nguyên tố có điện tử với nguyên tố có điện tử Trang Thiết kế IC dùng L-edit GVHD: Đậu Trọng Hiển lớp nhƣ ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe Với chất bán dẫn tinh khiết nhƣ Si Ge điều kiện nhiệt độ 0K electron dễ dàng nhảy từ vùng hóa trị lên vùng dẫn vùng cấm chúng hẹp Một trạng thái thiếu electron vùng hóa trị tạo thành lỗ trống, lỗ trống đƣợc xem hạt mang điện tích dƣơng có khả tạo dòng điện chuyển động Sau khoảng thời gian chuyển động tự tinh thể, electron bắt gặp lỗ trống electron chiếm lấy vị trí lỗ trống để đạt trạng thái trung hòa điện, khoảng thời gian mà electron tồn từ thoát đến kết hợp lại với lỗ trống gọi chu kỳ sống electron Trong suốt trình thoát kết hợp lại số lƣợng electron vùng dẫn với số lỗ trống vùng hóa trị Cả electron lỗ trống đƣợc gọi hạt mang điện tự Bán dẫn loại n loại p Trong bảng tuần hoàn nguyên tố hóa học Silic có số thứ tự 14, cấu hình electron 1s22s22p63s23p2 Các điện tử đƣợc xếp vào lớp, hai lớp chiếm 10 điện tử, lớp điện tử, thiếu điện tử để đạt cấu trúc bền vững Do mà cấu trúc mạng tinh thể Si có xu hƣớng liên kết với nguyên tử Si xung quanh để đạt cấu trúc bền vững Tinh thể Si tinh khiết chất bán dẫn dẫn điện điện tử bị giam giữ liên kết mạng, điện tử tự Để tăng khả dẫn điện bán dẫn silicon ngƣời ta thƣờng pha tạp chất vào Trƣớc tiên xem xét trƣờng hợp tạp chất pha vào loại có điện tử lớp vỏ cùng, Phospho (P) với tỷ lệ phần triệu Khi nguyên tử P liên kết với nguyên tử Si xung quanh P thừa điện tử, điện tử có tính linh động cao, làm tăng tính dẫn điện Si Chất bán dẫn Si đƣợc pha thêm tạp chất P đƣợc gọi chất Trang Thiết kế IC dùng L-edit GVHD: Đậu Trọng Hiển bán dẫn loại N (negative) Ngƣợc lại, pha thêm vào tinh thể Si tạp chất có điện tử lớp vỏ ví dụ nhƣ nguyên tử Boron (B) thu đƣợc chất bán dẫn loại P (positive) nguyên tử B liên kết với nguyên tử Si thừa lỗ trống Lỗ trống vị trí electron chiếm giữ vùng hóa trị Lỗ trống đƣợc xem nhƣ hạt mang điện có giá trị +e dẫn điện nhƣ hạt mang điện khác Trang Thiết kế IC dùng L-edit GVHD: Đậu Trọng Hiển Ứng dụng vật liệu bán dẫn Mối nối pn, diode bán dẫn Khi để hai bán dẫn loại n loại p tiếp xúc có tƣợng electron loại n khuếch tán sang loại p, lỗ trống loại p khuếch tán sang loại n tạo thành lớp tiếp xúc có bề dày khoảng 10-7m Lớp tiếp xúc tạo nên vùng trung hòa hay vùng cách điện có tác dụng làm cản trở khuếch tán electron lỗ trống Phân cực thuận mối nối pn: Kết nối hai đầu bán dẫn với hai cực nguồn điện, bán dẫn loại p nối với cực dƣơng nguồn điện, loại n nối với cực âm nguồn điện Dƣới tác dụng điện trƣờng nguồn điện, electron lỗ trống đƣợc đẩy lại gần nhau, electron di chuyển từ n sang p hình thành dòng điện có giá trị lớn Phân cực nghịch mối nối pn: Nếu kết nối bán dẫn loại p với cực âm nguồn điện, loại n với cực dƣơng nguồn điện làm cho vùng cách điện hai bán dẫn rộng ra, kết dòng điện chạy qua Mối nối pn có tác dụng chỉnh lƣu dòng điện, cho phép dòng điện chạy từ p sang n, tức dòng điện tử chạy từ n sang p Tuy nhiên, tăng điện áp phân cực nghịch đến giá trị mối nối pn bị phá hủy Linh kiện bán dẫn hai mối nối, bipolar junction transistor Linh kiện bán dẫn hai mối nối gồm lớp bán dẫn npn pnp ghép lại với tạo thành hai mối nối pn Linh kiện có chân, phát (emitter), thu (collector), Trang Thiết kế IC dùng L-edit - GVHD: Đậu Trọng Hiển Cần nắm khoảng cách tối thiểu contact poly, tối thiểu 0.5µm d Vẽ lớp kim loại phủ lên bề mặt diff-contact Trang 31 Thiết kế IC dùng L-edit GVHD: Đậu Trọng Hiển Khoảng cách lớp kim loại contact tối thiểu phải 0.3µm e Vẽ lớp Poly-contact - Nhấn i - Vào setup_x06.tdb - Chọn z_polycont (tƣơng tự nhƣ chọn Diff-contact) Trang 32 Thiết kế IC dùng L-edit f GVHD: Đậu Trọng Hiển Vẽ lớp PIMP phủ toàn lớp diff - Chọn chức Boolen/Grow operation công cụ, nhấn B để mở cửa sổ Boolen/Grow - Chọn chức Grow Trang 33 Thiết kế IC dùng L-edit GVHD: Đậu Trọng Hiển g Vẽ lớp đế diff bao quanh phía Chọn lớp diffusion, chọn chức vẽ orthogonal wire ( kích thƣớc đƣờng mạch Trang 34 ) công cụ chọn Thiết kế IC dùng L-edit GVHD: Đậu Trọng Hiển Trang 35 Thiết kế IC dùng L-edit GVHD: Đậu Trọng Hiển h Vẽ lớp diff-contact kim loại lên đế Phủ lớp đế NMP Trang 36 Thiết kế IC dùng L-edit GVHD: Đậu Trọng Hiển Phủ lớp NMP lên lớp nền, nhấn B để mở cửa sổ Boolen/Grow nhƣ phủ lớp PNM nhƣ phần i Phủ toàn Pmos Nwell Chọn lớp Nwell, chọn chức vẽ Box ( Trang 37 ), quét toàn Pmos để hoàn thành Pmos Thiết kế IC dùng L-edit GVHD: Đậu Trọng Hiển Trang 38 Thiết kế IC dùng L-edit GVHD: Đậu Trọng Hiển Thiết kế mạch BiasCore: Sơ đồ nguyên lý: Trang 39 Thiết kế IC dùng L-edit GVHD: Đậu Trọng Hiển Mạch layout: Trang 40 Thiết kế IC dùng L-edit GVHD: Đậu Trọng Hiển Thiết kế mạch osc: Sơ đồ nguyên lý: Trang 41 Thiết kế IC dùng L-edit GVHD: Đậu Trọng Hiển Mạch layout: Trang 42 Thiết kế IC dùng L-edit GVHD: Đậu Trọng Hiển KẾT QUẢ ĐẠT ĐƢỢC Tính khoa học Kết công trình nghiên cứu khoa học đúc kết đƣợc phƣơng pháp sử dụng thiết kế IC phần mềm Ledit, trình bày bƣớc quy trình chế tạo IC nhà máy Khả triển khai ứng dụng vào thực tế Vì đề tài nghiên cứu phần lớn lý thuyết nên làm tài liệu tham khảo cho muốn tìm hiểu lĩnh vực thiết kế layout IC, phần mềm Ledit dễ cài đặt dễ sử dụng nên có nhu cầu sử dụng đƣợc Hiệu kinh tế - xã hội Công trình nghiên cứu khoa học dùng làm tài liệu tham khảo cho bạn sinh viên muốn tìm hiểu lĩnh vực thiết kế layout IC, tài liệu ngắn gọn, súc tích giúp bạn sinh viên dễ dàng tiếp cận với lĩnh vực Do vậy, góp phần làm tăng khả đáp ứng nhu cầu doanh nghiệp lĩnh vực liên quan sinh viên sau tốt nghiệp Phần 3: KẾT LUẬN I KẾT LUẬN Sau thời gian nghiên cứu chúng em tìm hiểu đƣợc quy trình chế tạo IC, từ bƣớc thiết kế layout máy tính đến quy trình đặt lớp dẫn điện, cách điện lên silicon wafer Chúng em sử dụng phần mềm L-edit thiết kế hai vi mạch mạch BiasCore mạch OSC thành công nhƣ phần trình bày II ĐỀ NGHỊ Do chúng em điều kiện tham quan công ty chuyên sản xuất IC nào, kết nghiên cứu đúc kết từ lý thuyết, chƣa có va chạm với thực tế… Nếu nhƣ chúng em có điều kiện thực tập công ty sản xuất IC công trình nghiên cứu chúng em thành công hơn, thiết thực IV Trang 43 Thiết kế IC dùng L-edit GVHD: Đậu Trọng Hiển TÀI LIỆU THAM KHẢO CLEIN, Dan, and Gregg SHIMOKURA CMOS IC Layout - Concepts, Methodologies, and Tools 1999 B G Yacobi Semiconductor Materials http://en.wikipedia.org/wiki/Semiconductors Trang 44 [...]... silicon wafer ban đầu với một l p Nwell Kế đến l đặt l p polysilicon l n bề mặt wafer, l p này thƣờng có bề dày rất mỏng, bé hơn 20 Å bằng phƣơng pháp CVD Sử dụng phƣơng pháp photolithography để khử phần polysilicon không cần thiết Phủ l n bề mặt silicon wafer l p oxide và đặt mặt nạ ở những vị trí cần đặt l p n+ Cần đặt l p n+ tại cực nguồn, máng của NMOS và contact trong l p Nwell Trang 22 Thiết kế. .. kim loại Liệu kiểu cấu trúc transistor này có tiếp tục đƣợc thu nhỏ ở hai thế hệ kế tiếp l 22 nm và 16 nm hay không thì vẫn còn l một câu hỏi ngỏ của tƣơng lai Các nhà nghiên cứu sẽ l i cần đến những vật liệu mới và cấu trúc mới Chương 4: Thiết kế IC dùng L- edit 1 Giới thiệu phần mềm L- edit Phần mềm L- edit, Layout edit, l một công cụ chuyên dùng để thiết kế những mạch tích hợp, mỗi l p trên L- edit. .. tiến hành thiết kế Layout thì cần phải mở một file gọi l file setup, file này có tác dụng l cung cấp những thông số về công nghệ chế tạo IC, thông tin về những l p trong bản vẽ, thông tin về design rule… Chọn File > Open… > đến thƣ mục chứa file setup Ledit cung cấp cho ngƣời sử dụng hai phƣơng thức thiết kế l trực tiếp vẽ các l p của IC hoặc l thiết kế dƣới dạng văn bản nhƣ l một ngôn ngữ l p trình... của l p bề mặt đƣợc khuếch tán từ loại này sang loại khác ví dụ nhƣ khuếch tán tạp chất loại n vào silicon wafer sẽ thu đƣợc l p Nwell Công nghệ chế tạo IC hiện tại thông thƣờng dùng từ 6 đến 10 l p kim loại, tuy nhiên ngƣời thiết kế bản vẽ layout cần tối ƣu hóa đƣờng mạch, tối ƣu hóa diện tích, thiết kế nhƣ thế nào để số l ợng các l p l nhỏ nhất, bởi vì số l ợng mặt nạ cần phải tạo ra tỷ l với số l p... đó, contact dùng để nối l p kim loại 1 với các l p bên dƣới còn via dùng để nối các l p dẫn điện ở bên trên với nhau ví dụ nhƣ dùng để nối l p kim loại 1 với l p kim loại 2 L p khuếch tán: l p này không hoàn toàn l một l p mới nhƣng nó có tác dụng l l m thay đổi đặc tính dẫn điện của l p đƣợc khuếch tán Cả transistor NMOS và PMOS đề đƣợc cấu trúc trên một miếng mỏng silicon gọi l silicon wafer Hầu... silicon wafer bằng phƣơng pháp khuếch tán hoặc cấy ion Chỉ những vị trí mà l p silicon oxide bị ăn mòn thì tạp chất loại n mới có thể khuếch tán vào Sau khi khuếch tán tạp chất loại n vào thì ngƣời ta gỡ bỏ l p silicon oxide còn l i bằng axid HF Kết quả của cả quá trình trên sẽ thu đƣợc silicon wafer với một l p tạp chất loại n gọi l l p Nwell Sự quang khắc chính l quá trình đặt l p photoresist l n... plasma thông thƣờng chứa nhiều chlorine (Cl) Trang 19 Thiết kế IC dùng L- edit GVHD: Đậu Trọng Hiển hoặc fluorine (Fl), ví dụ nhƣ khí carbon tetrachloride (CCl4) dùng để ăn mòn silicon và nhôm, khí trifluoronethane (NF3) ăn mòn silicon dioxide và silicon nitride (Si3N4)… Tùy vào tính chất của vật liệu đƣợc ăn mòn mà mỗi phƣơng pháp đƣợc ứng dụng trong một số trƣờng hợp nhất định Ví dụ nhƣ để ăn mòn l p... pmos Trang 27 Thiết kế IC dùng L- edit GVHD: Đậu Trọng Hiển Thông số Pmos gồm có W, L, M: trong đó W l chiều rộng của Pmos, L là chiều dài của Pmos và M l hệ số nhân của Pmos a Trƣớc tiên ta xem thông số W để vẽ l p Diff trƣớc - Chọn vât liệu Diff ở thanh công cụ phía bên trái - Chọn chức năng vẽ hình chữ nhật ở phía trên b Kế tiếp xem 2thông số L để vẽ l p Poly1 Trang 28 Thiết kế IC dùng L- edit GVHD:... các linh kiện bán dẫn, hoặc dùng để phủ các l p nhôm mỏng cho khinh khí cầu hoặc phủ các l p kim loại trong ngành kỹ nghệ kim loại và đƣợc ứng dụng nhiều trong l nh vực phủ các l p cực mỏng nhƣ kích thƣớc nguyên tử Electrochemical plating: l một phƣơng pháp dùng dòng điện để l m giẳm số l ợng ion dƣơng trong dung dịch và dùng để phủ một l p mỏng chất dẫn điện ví dụ nhƣ kim loại l n bề mặt silicon... thƣờng đƣợc đặt vào silicon wafer bằng phƣơng pháp physical vapor deposition Tuy nhiên, phƣơng pháp CVD thƣờng đƣợc dùng để đặt một số kim loại quý hiếm nhƣ: molybdenum, tantalum, titanium, nickel, và tungsten 2 Photolithography: sự quang khắc Hầu hết các mẫu silicon thô đều l loại p do vậy khi chế tạo PMOS thì có nhiều thuận l i hơn l NMOS Khi cần có l p silicon loại n hoặc l p n diffusion thì ngƣời