GIÁO TRÌNH MÔN KỸ THUẬT CD VCD

Trường Cao đẳng - Khoa Điện – Điện tử Bài NGUYÊN LÝ CĂN BẢN VỀ CD VÀ VCD 1.1 Các thông số máy đọc CD, VCD Type (kiểu) D.A.S: Digital Audio System (Hệ thống ghi kỹ thuật số) Tiêu chuẩn đĩa CD, VCD (Usable dise)  Đường kính 12 cm, bề dày d = 1,2 mm  Thời gian phát T ≥ 60 phút, cực đại 75 phút  Laser bán dẫn có bước sóng l = 780 nm  Ghi liệu lên mặt đĩa quang (CD, VCD) pit flat liên xoắn ốc Tốc độ quay đĩa: (Spinble speed)  Hệ thống CD, VCD thiết kế để làm đĩa quay tròn với tốc độ dài không đổi CLV (Constant Length Volocity), tốc độ dài không đổi  Khi đầu đọc vị trí tốc độ quay 500 vòng/ phút  Khi đầu đọc vị trí tốc độ quay 200 vòng/ phút Ngõ tín hiệu hình: khoảng Vpp (75Ω) Ngõ đường âm L, R: khoảng Vpp 1.2 Sự giống khác tín hiệu CD, VCD 1.2.1 Lưu đồ xử lý tín hiệu CD VCD: Giáo trình môn Kỹ Thuật CD Trang Trường Cao đẳng - Khoa Điện – Điện tử Hình 1.1: Lưu đồ xử lý tín hiệu CD_VCD Từ lưu đồ trên, ta thấy kỹ thuật xử lý tín hiệu CD VCD khác khâu bắt đầu xử lý Đối với CD tín hiệu Analog Audio lấy mẫu tần số 44,1 KHz, lần lấy mẫu 16 bit Sau lượng tử hóa biến đổi thành chuỗi tín hiệu số Đối với VCD mã hóa theo tiêu chuẩn MPEG_1, phần trình bày chương IV Tín hiệu sau khỏi khối chuỗi tín hiệu số Còn khâu xử lý tín hiệu số lại hoàn toàn giống như: Định dạng khung, Qui tắc sửa lỗi CIRC, Tín hiệu C D, điều biến EFM, bit trộn, từ đồng bộ, điều biến NRZI, phần trình bày mục chương Đến liệu trực tiếp ghi lên đĩa 1.2.2 Cấu trúc dòng liệu Như trình bày phần trên, trình xử lý tín hiệu CD, VCD khác khâu bắt đầu xử lý, đến khâu bắt đầu xử lý tín hiệu số định dạng khung hoàn toàn giống Tức để hình thành FRAME (khung) có 24 Symbol (mỗi Symbol bit) liệu thời gian để liệu hình thành FRAME hoàn toàn giống Sau để tiện phân tích khâu trình xử lý tín hiệu CD VCD ghi lên đĩa, nên phân tích trình xử lý tín hiệu CD Ở phần trên, trình bày1 FRAME có 24 Symbol nên muốn hình thành FRAME phải có lần lấy mẫu ứng với tín hiệu âm Stereo Do để hình thành FRAME đầy đủ khoảng thời gian Giáo trình môn Kỹ Thuật CD Trang Trường Cao đẳng - Khoa Điện – Điện tử 6x = 136,05µS 44,1KHZ Các khâu xử lý diễn tả dòng liệu hình 1.2 Hình 1.2: Cấu trúc dòng liệu Trong hình1.2 FRAME trình xử lý cộng thêm vào Symbol (trong có Symbol chiếm mục đích sửa lỗi Symbol tín hiệu C D Lúc này, FRAME có 33 Symbol Tiếp theo điều biến cộng thêm vào bit trộn Sau cộng từ (word) đồng 24 bit bit trộn Do đó, cuối FRAME có tất 588bit Với 588 bit thời gian hình thành FRAME ta tìm tốc độ bit 588bit = 4,321MHZ 136,05µS 1.3 Phương pháp sửa lỗi circ:(Cross Interleave Reed Selomon code) Mặc dù việc xử lý tín hiệu số thiết lập để loại bỏ sai sót xử lý tín hiệu, việc truyền dòng liệu tới bề mặt đĩa gốc, phụ thuộc vào mối quan hệ vật lý phận ghi mặt đĩa Nó dẫn đến sai sót liệu nguyên nhân  Do bề mặt đĩa có bụi, vết dấu tay, trầy xước Những biến đổi làm tính đồng việc ghi tín hiệu số sai khác bit liệu  Giáo trình môn Kỹ Thuật CD Trang Trường Cao đẳng - Khoa Điện – Điện tử Do trình sửa sai trình quan trọng phức tạp Đối với CD, VCD,… Người ta dùng mã xen chéo Reed Solomon (CIRC) làm mã sửa sai Trong trình thực xử lý tính hiệu số, người ta đưa đến kết luận có loại lỗi xảy ra: Lỗi thứ I lỗi xảy Symbol đơn gọi lỗi ngẫu nhiên (Ramdom) Lỗi thứ II lỗi xảy từ Symbol trở lên frame kênh gọi lỗi chùm (burst) 1.3.1 Sửa lỗi Ramdom: Lỗi Ramdom lỗi xảy Symbol đơn, trình sửa lỗi mã bị lỗi phát hiện, vị trí lỗi xác định công việc sửa sai thực Do công việc phát sửa lỗi không đơn giản chút Để phát lỗi sửa lỗi Thì kỹ thuật CD, VCD người ta dùng phương pháp sửa lỗi Reed Solomon Phương pháp sửa lỗi Reed Solomon không sửa lỗi trực tiếp dựa bit mà sửa lỗi dựa theo symbol Vì phương pháp sửa lỗi Reed Solomon sử dụng mã loại khác gọi tác nhân cân (mã cân bằng) cộng xen vào Để dể hiểu phương pháp sửa lỗi Reed Solomon này, ta ví dụ dòng liệu gốc có Symbol( Thực tế phương pháp sửa lỗi Reed Solomon sử dụng CD, VCD người ta dùng 12 symbol mã cân bằng) Nguyên lý sửa lỗi symbol miêu tả dạng lưu đồ Hình 1.3: Lưu đồ phương pháp sửa lỗi Reed Solomon Giáo trình môn Kỹ Thuật CD Trang Trường Cao đẳng - Khoa Điện – Điện tử Giả sử dòng liệu gốc có symbol: A, B, C, D qui tắc sửa lỗi Reed Solomon dùng loại mã cân P Q ấn định cho hệ phương trình sau thỏa mãn phương trình sau: A + B + C + D + P = (1) A + 2B + 3C + 4D + Q = (2) Giả định tín hiệu thu nhận sau trình xử lý A’, B’, C’, D’, P’ Q’ Symbol thu nhận lỗi chúng thỏa mãn phương trình (1) (2) Tuy nhiên có lỗi xảy hai phương trình không thỏa mãn kết tương ứng chúng khác Do hình thành nên phương trình (3) (4) S0 = A’ + B’ + C’ + D’ + P’ = (3) S1 = A’ + 2B’ + 3C’ + 4D’ + Q’ = (4) S0, S1 gọi hội chứng (Syndrome) Chính hội chứng S 0, S1 xác định vị trí lỗi xảy Bây ta giả sử có Symbol bị sai Ví dụ Symbol A’ chẳng hạn:A’ =A + Ea (5) Thành phần lỗi nằm tín hiệu phát Còn Symbol lại lỗi lấy phương trình (5) thay vào (3), (4) ta có: A + Ea + B + C + D + P = S0 (6) A + Ea + 2B + 3C + 4D + Q = S1 (7) Từ phương trình ta số liệu ban đầu vào được: S = S1 = Ea lỗi phát Để sửa lại Symbol A’ với Symbol ban đầu việc sử dụng dễ dàng phương trình A = |P| - B – C – D Hoặc A = A’ -Ea Do giá trị thật A tìm thấy Tương tự Symbol B,C,D bị lỗi phát Sau bảng tóm tắt lỗi xảy Symbol: Khi S0 = S = : lỗi xảy S0 = S1 = const : A’ liệu lỗi 2S0 = S1 : B’ liệu lỗi 3S0 = S1 : C’ liệu lỗi 4S0 = S1 : D’ liệu lỗi Đến biết vị trí lỗi Symbol bị sai Nếu mã cân bị lỗi việc sửa lỗi Symbol thực được, thật may mắn từ phương trình (5), (6) phát lỗi Khi mã cân bị sai kết sau: Giáo trình môn Kỹ Thuật CD Trang Trường Cao đẳng - Khoa Điện – Điện tử  Nếu P lỗi S0 = Ep S1 =  Nếu Q lỗi S0 = S1 = Eq Như nhờ vào kiểm tra mối liên hệ hội chứng S 0, S1 thông qua hai mã cân P Q, lỗi nằm vị trí xác định liệu thật tìm 1.3.1.1 Sửa lỗi brust Lỗi Brust lỗi xảy từ Symbol trở lên frame kênh Lỗi brust thường xảy vết trầy …Do liệu ghi trực tiếp lỗi brust thường xuyên xảy ra, mà việc tìm kiếm xem liệu bị lỗi điều thực hiện, biết có tồn lỗi Để giải lỗi người ta dùng kỹ thuật đan xen liệu (Cross interleave) Mục đích việc đan xen biến đổi lỗi brust thành lỗi Ramdom mà phương pháp sửa lỗi Reed Solomon xử lý hữu hiệu 1.3.1.2.Qui tắc reed solomon kỹ thuật đan chéo CIRC:(cross interleave reed solomon code) Qui tắc kỳ diệu Solomon với mã cân C1 C2 thực ngoạn mục công việc sửa lỗi, kết hợp với nghệ thuật đan chéo liệu Đối với chùm lỗi kép tương đối ngắn, CIRC có khả giải Đối với chùm lỗi cực dài (vết xước trầm trọng), người ta thực phương pháp đan xen khác phức tạp Nói chung, hệ thống sửa lỗi hệ thống CD ngày cải tiến cao Dưới giải thích trình tự CIRC sử dụng thực tế, phạm vi giải chùm lỗi tương đối ngắn Giáo trình môn Kỹ Thuật CD Trang Trường Cao đẳng - Khoa Điện – Điện tử HÌNH 1.4: Qui tắc sửa lỗi CIRC lỗi ngắn Chú thích đầu vào sơ đồ hình 3:  L6 o, R6 o hiểu là:  L: từ liệu mẫu kênh trái; R: từ liệu mẫu kênh phải  6: Biểu tượng qui ước “6 từ liệu mẫu lấy kênh cho khung”  o: Chỉ trật tự liệu mẫu (0, 1, …., 5) khung (theo chiều đứng)  L6 o, R6 o từ liệu mẫu chẵn  L6 o + 1, R6 o + 1: Theo cách giải thích trên, liệu kênh trái & kênh phải, chiếm trật tự trật tự “o” từ liệu mẫu lẻ Giáo trình môn Kỹ Thuật CD Trang Trường Cao đẳng - Khoa Điện – Điện tử  Cùng cách giải thích cho (L6 o + 2, R6 o + 2),… , (L6 o + 5, R6 o + 5)  S12 o.A, S12 o.B hiểu là:  S: Ký tự biểu tượng  12: Chỉ số ký tự biểu tượng lấy kênh cho khung  O: Chỉ trật tự cặp “ký tự biểu tượng” khung đứng  O.A: Chỉ trật tự “ký tự biểu tượng trên” từ liệu mẫu  O.B: Chỉ trật tự “ký tự biểu tượng dưới” từ liệu mẫu  Tương tự, S12 o + 1.A S12 o + 1.B cặp ký tự biểu tượng trên, chiếm vị trí khung đứng Cùng cách giải thích cho cặp lại…… (1) Tại đầu vào mạch CIRC, khung liệu gồm từ liệu mẫu kênh trái từ mẫu kênh phải đưa vào (2) Trong số từ liệu mẫu kênh, từ đánh số chẵn phân bố vào đường trễ (Delay) với thời gian trễ hai khung, xếp lại sơ đồ trình bày Động tác lại liệu thực nhằm tạo khung gồm liệu “đợi chờ” (do chậm qua mạch trễ) hội nhập với liệu đến sau (cách khung không qua mạch trễ) bắt kịp Chẳng qua động tác xáo trộn liệu (Scramble) (3) Sau giai đoạn xáo trộn lần đầu, ký tự biểu tượng cân Q mã Reed Solomon chèn vào chung với 24 ký tự biểu tượng thuộc khung Như vậy, lúc này, có tất 28 ký tự biểu tượng khung (4) Kế tiếp sau đó, toàn thể 28 ký tự biểu tượng liệu thuộc khung lại làm trễ với thời trễ tăng dần lên theo qui tắc sau: Gọi D thời trễ khung • Ký tự biểu tượng hàng khung không làm trễ: x D • Ký tự biểu tượng đứng hàng làm trễ: x D • Ký tự biểu tượng đứng hàng thứ làm trễ: x D • …………………………………… • Ký tự biểu tượng đứng chót (hàng 27) làm trễ: 27 x D • Như vậy, có nghĩa liệu đến phân tán rải rác khắp x 27 = 108 khung, theo chu kỳ khung thời trễ tăng theo cấp số cộng (5) Sau đó, người ta đưa vào thêm ký tự cân P mã Solomon để hình thành khung gồm 32 ký tự sơ đồ minh họa (6) Kế tiếp người ta cần mẫn xáo trộn liệu lần cuối cách làm trễ xen kẽ nghĩa cách hàng, liệu lại làm trễ với thời trễ khung Giáo trình môn Kỹ Thuật CD Trang Trường Cao đẳng - Khoa Điện – Điện tử Cuối tín hiệu đầu vào gồm 24 ký tự cho khung, trở thành 32 ký tự sau đợt xáo trộn nhờ cộng thêm ký tự cân để sửa lỗi Ngoài việc sửa lỗi khả thi, giá trị xấp xỉ gần nhặt từ liệu trước sau liệu sai Đây công việc mạch so sánh nội suy Động tác xáo trộn mục (2) cách tạo thuận tiện cho công đoạn sửa lỗi Động tác xáo trộn mục (6) phương thức nhằm nâng cao khả sửa lỗi lỗi nhỏ 1.3.1.3.Giải mã CIRC: Quá trình giải đan xen liệu để sửa lỗi trình ngược lại xử lý CIRC diển tả hình 1.5 Giáo trình môn Kỹ Thuật CD Trang Trường Cao đẳng - Khoa Điện – Điện tử HÌNH 1.5: Giải mã CIRC Giáo trình môn Kỹ Thuật CD Trang 10 Trường Cao đẳng nghề số - Khoa Điện – Điện tử • H – RDY = 1: Sẵn sàng lưu trữ liệu • H – INT [chân (114)]: Host Interupt: Ngắt CPU • Giao tiếp với DSP – CD • Các tín hiệu ngõ mạch DSP phận CD cấp cho ngõ vào mạch giải nén CL – 680, đường tín hiệu cụ thể sau: • CD – Data [chân (4)]: Chân nhận liệu từ khối DSP đưa tới • CD-BCK [chân (3)]: Chân nhận tín hiệu Bit clock từ DSP đưa tới • CD-LRCK [chân (5)]: Chân nhận tín hiệu tách trái/phải từ DSP đưa tới • CD-C2P0 [chân (6)]: Chân nhận tín hiệu báo lỗi sử dụng CD-ROM Khi xuất lỗi, CD-C2P0 = • CDG-SDATA [chân (122)]: Serial Data: Chân nhận liệu nối tiếp từ mã đưa tới • CDG-VFSY [chân (123)]: Vert Frame Sync: Tín hiệu đồng khung dọc (mành) mã CDG • CDG-SCK [chân (115)]: Serial Clock: Chân dẫn xung đồng hồ mã CDG, loại tín hiệu hai chiều • Các đường giao tiếp nhớ DRAM/ROM IC CL-680 • Vi mạch CL-680 giao tiếp với DRAM với dung lượng 16M ROM với dung lượng 2M Các chân giao tiếp mô tả cụ thể sau: • Các chân MA (từ MA0 đến MA10): Memory Address: Địa nhớ, chân (58), (57), (56), (54), (52), (51), (50), (48), (46), (45), (44) • Các chân MD (từ chân MD0 đến MD16): Memory Data: Dữ liệu nhớ, bao gồm chân từ (10) đến (15), chân (19), (21), từ (21) đến (29) • Chân CAS: Column Address Select: Chọn địa cột, chân (40) • Chân RAS : Row Address Select: Chọn địa hàng, gồm chân (42), (43) • Chân MWE: Memory Write Enable: Cho phép ghi, chân (38) IC CL-680 • Chân MCE : Memory Chip Select Enable: Điều khiển chọn chip, chân (37) IC CL-680 • Các chân liên lạc ngõ Video IC CL-680 • Các tín hiệu ngõ IC CL-680 cấp cho khối D/A Video (chuyển đổi số tương tự tín hiệu thị tần) mạch giải mã R, G, B Chân giao tiếp liệt kê sau: Giáo trình môn Kỹ Thuật CD Trang 90 Trường Cao đẳng nghề số - Khoa Điện – Điện tử • VCK In: Video Clock chân (106): Chân dẫn nhịp đồng hồ tín hiệu Video • VREF: Điện áp nguồn • Y-OUT: Ngõ tín hiệu độ sáng dạng tương tự, chân (69) • C-OUT: Ngõ tín hiệu màu dạng tương tự, chân (75) • COMPOS-OUT: Video Composite Out: Ngõ tín hiệu tổng hợp hình ảnh dạng tương tự, chân (67) • H –Sync: Đồng ngang, chân (101) IC CL-680 • V-Sync: Đồng dọc, chân (93) IC CL-680 • Giao tiếp âm tần IC CL-680 • Trên IC CL-680, mạch DAC âm tần cung cấp tín hiệu số giải nén âm tần, chân liên lạc mô tả sau: • DA-DATA: Dữ liệu âm tần, chân (110) IC CL-680 • DA-LRCK: Tín hiệu xung nhịp phân tách trái/phải âm tần, tần số chung 44,1KHz, chân (108) IC CL-680 • DA-BCK: Tín hiệu Bit Clock, chân (111) IC CL-680 • DA-EMP: DA Emphasis: Hạ biên tần số cao tín hiệu âm tần, chân (107) IC CL-680  Các chân giao tiếp tổng thể: (Global Interface) Trên IC CL-680, người ta thiết kế chân giao tiếp tổng thể , chúng liệt kê sau: GCK (Global Clock): Xung nhịp tổng thể, bố trí chân (105) IC CL-680, tần số làm việc xung Clock 42,3 MHz VDD3: Chân cung cấp nguồn (3V3 ÷ 3V6), chân (102) IC CL-680 VSS: Chân Mass A.VSS: Mass tín hiệu Analog CLK SEL: Clock Select: Chọn xung Clock, bao gồm chân (78), (79) IC CL-680 Giáo trình môn Kỹ Thuật CD Trang 91 Trường Cao đẳng nghề số - Khoa Điện – Điện tử Bài HỆ THỐNG MẠCH ĐIỀU KHIỂN 6.1 Mạch APC : Automatic Power Control: (Tự động điều chỉnh công suất) Diode Laser sử dụng máy CD loại Diode bán dẫn có công suất xạ khoảng 3nW, để tạo chùm tia Laser có cộng suất vừa đủ ổn định Người ta sử dụng mạch APC điều khiển Diode Laser Mạch APC có nhiệm vụ giữ dòng điện qua Diode Laser không đổi Mạch sử dụng transistor rời IC Hình 6.1 trình bày sơ đồ nguyên lý mạch APC sử dụng transistor Hình 6.1 : Mạch APC dùng transistor Chức phận Giáo trình môn Kỹ Thuật CD Trang 92 Trường Cao đẳng nghề số - Khoa Điện – Điện tử Q4 : Cấp dòng cho Diode Laser LDON : Lệnh mở nguồn cung cấp cho Diode Laser, lệnh từ khối vi xử lý tới Khi đường tín hiệu mức cao Diode Laser không cấp dòng ngược lại đường lệnh xuống mức thấp Diode Laser hoạt động MD : Monitor Diode : (Diode giám sát) có nhiêm vụ nhận tín hiệu ánh sáng từ Diode Laser để thay đổi cường độ dòng điện qua khối Laser Diode LD : Laser Diode : Cấp nguồn ánh sáng cho cụm quang học, ánh sáng phải hội tụ lên bề mặt đĩa Hoạt động mạch sau: Khi chân LDON mức thấp (0V), Q3 dẫn, dòng phân cực từ mass qua Q3 R6 R4 phân cực cho Q1 Q2 Khi Q3 dẫn làm cho Q2 dẫn theo, dòng qua R5 tăng VE Q1 tăng làm làm cho Q1 dẫn, dòng qua R4 tăng, dẫn đến điện áp cực B Q4 tăng, Q4 dẫn cấp dòng cho Diode Laser Nguyên lý ổn dòng qua Diode Laser: Khi ánh sáng từ Diode Laser phát mạnh làm cho Diode giám sát MD dẫn mạnh, điện áp VB Q1 tăng (ít âm hơn), Q1 dẫn yếu, điện áp rơi đầu R4 thấp, Q1 tiếp tục dẫn yếu làm cho dòng qua Diode Laser giảm xuống Khi ánh sáng từ diode laser phát yếu, Diode giám sát MD dẫn yếu làm cho transistor Q1 dẫn mạnh, dòng qua Diode Laser tăng lên Như dòng điện qua Diode Laser ổn định Hiện nay, mạch APC bố trí cụm quang học board mạch bên Mạch đóng IC với chức khác bố trí IC riêng biệt Hình 6.2 trình bày cấu trúc tổng quát mạch APC Giáo trình môn Kỹ Thuật CD Trang 93 Trường Cao đẳng nghề số - Khoa Điện – Điện tử Hình 6.2 : Cấu trúc tổng quát mạch APC 6.2 Mạch bảo vệ mắt khay Khi khay chứa ổ đĩa bên (open), để bảo vệ mắt không bị làm hỏng tia Laser gây ra, người ta sử dụng mạch ngắt nguồn cung cấp cho Diode Laser, trình thực sau: Khi đĩa chưa nạp vào (vị trí open), khóa điện báo tình trạng khay (Tray SW) đưa mức logic vào vi xử lý Vi xử lý vào mức logic mà điều khiển SW cấp nguồn cho cho Diode Laser vi trí “off” Khi đĩa nạp hẳn vào máy, khóa báo tình trạng khay (Tray SW) đổi trạng thái, đưa mức logic ngược lại với trường hợp khay vào vi xử lý, vi xử lý lệnh cấp nguồn cho Diode Laser Hình 6.3 trình bày sơ đồ khối mạch bảo vệ mắt khay bên Vi xử lý Giáo trình môn Kỹ Thuật CD SW:Báo tình trạng khay +5V SW Trang 94 Trường Cao đẳng nghề số - Khoa Điện – Điện tử Diode Laser Hình 6.3 : Sơ đồ khối mạch bảo vệ mắt Hình 6.4 : Sơ đồ nguyên lý mạch bảo vệ mắt mạch APC Hoạt động mạch sau: Khi khay ngoài, chân TRAY SW mức cao, Q ngưng dẫn Diode Laser không cấp nguồn Khi khay máy, chân TRAY SW xuống mức thấp transistor Q cấp nguồn 5V, đồng thời chân LDON tạo mức thấp cực B transistor Q, làm cho Diode Laser cấp nguồn hoạt động Khi mạch hoạt động chức APC; Khi ánh sáng từ nguồn Laser Diode phát mạnh Diode MD (Monitor Diode ) dẫn mạnh, áp ngõ bớt âm (V - âm ), làm cho điện áp ngõ Vout tăng lên, Q dẫn yếu lại, làm giảm dòng qua Diode Laser 6.3 Mạch SPINDLE SERVO Mạch Spindle Servo điều chỉnh vận tốc quay motor để làm quay đĩa Giáo trình môn Kỹ Thuật CD Trang 95 Trường Cao đẳng nghề số - Khoa Điện – Điện tử Ngoài ra, mạch Spindle Servo có nhiệm vụ tách tín hiệu đồng liệu ghi lên đĩa điều khiển vận tốc quay đĩa cho khoảng cách tín hiệu đồng không đổi 6.3.1 Sơ đồ khối mạch Spindle Servo Hình 6.5 : Sơ đồ khối mạch Spindle Servo Không đĩa Analog, đĩa CD việc sử dụng vận tốc dài không đổi CLV ( Constant Linear Velocity), vận tốc quay đĩa thay đổi từ 500 vòng / phút đầu đọc vị trí 200 vòng /phút đầu đọc vị trí (vận tốc dài không đổi từ 1,2 đến 1,4 m/s) Mạch CLV-Servo có chế độ hoạt động : CLV-S (Speed) CLV-P (Phase) Chế độ CLV-S : Chế độ hoạt động thô CLV Servo dùng trường hợp : Tại thời điểm bắt đầu quay đĩa trường hợp nhảy Track ( trường hợp tốc độ quay đĩa có thay đổi đột ngột có thay đổi đột ngột đường kính đĩa ) Mạch CLV-P: Điều khiển hoạt động so pha bit clock 4,3218 Mhz tách từ tín hiệu EFM trình plat tín hiệu dao động thạch anh 4,3218 Mhz điều chỉnh vận tốc quay đồng pha Motor đĩa Giáo trình môn Kỹ Thuật CD Trang 96 Trường Cao đẳng nghề số - Khoa Điện – Điện tử Mạch CLV-S so sánh tần số dao động tín hiệu đồng khung 7,35 Khz tách từ tín hiệu EFM dao động chuẩn 7,35 Khz 3.2 Phân tích sơ đồ mạch Spindle Sero Nhiệm vụ thành phần mạch: IC CXA 1372Q : IC có nhiệm vụ điều chỉnh độ hội tụ tia Laser, điều chỉnh cuộn Tracking, Motor trượt cụm quang học tạo tín hiệu EFM IC LA 1632M : IC sử dụng để lái cuộn Focus, cuộn Tracking, động dịch chuyển cụm quang học động quay đĩa IC CDX 2500Q : IC xử lý tín hiệu số, tín hiệu âm thanh, ổn dịnh tốc độ quay đĩa Mạch có nhiệm vụ tách bit clock, tách đồng khung để so sánh với tín hiệu chuẩn7,35 Khz 4,3218 Mhz để ổn định vận tốc quay đĩa Hình 6.6 : Sơ đồ nguyên lý mạch Spindle Serco 6.4 Khối vi xử lý hiển thị 6.4.1 Hệ thống phím ấn: 6.4.1.1 Hệ thống phím ấn dạng ma trận : Trong máy hát đĩa Compact Disc, hệ thống phím lệnh liên lạc với CPU dạng ma trận thể sau: Giáo trình môn Kỹ Thuật CD Trang 97 Trường Cao đẳng nghề số - Khoa Điện – Điện tử Hình 6.7: Hệ thống phím ấn dạng ma trận Khi bấm phím lệnh, xung lệnh ngõ ra”Key out” nối với ngõ “Key in” tương ứng Bằng phương thức này, ta thiết kế n ngõ “key out” m ngõ “key in” số phím lệnh tương ứng n x m Trong máy hát đĩa người ta thường bố trí phím lệnh sau: OPEN/CLOSE : Lệnh nạp đĩa vào lấy đĩa khỏi máy SKIP : Nhảy đến vị trí nhạc cần chọn SEARCH: Dò đến đoạn nhạc cần chọn PROGRAM: Chọn hát theo chuơng trình REPEAT : Lặp lại nhạc PLAY (>) : Phát lại chương trình STOP ( ) : Dừng chương trình PAUSE ( ) : Tạm dừng chương trình F.F (>>) : Dò tới nhanh REW ([...]... t1 Giáo trình môn Kỹ Thuật CD Trang 18 Trường Cao đẳng - Khoa Điện – Điện tử BÀI 2: HỆ CƠ VÀ KHỐI ĐẦU QUANG 2.1 Sơ đồ khối cơ bản của đầu đọc CD, VCD • Sơ đồ khối CD: Hình 2.1 Sơ đồ khối của máy CD khi phát Giáo trình môn Kỹ Thuật CD Trang 19 Trường Cao đẳng - Khoa Điện – Điện tử •Sơ đồ khối VCD: Từ 2 sơ đồ khối hình 2.1 và hình 2.2, chúng ta thấy được giữa máy đọc đĩa hình VCD và máy hát đĩa nhạc CD. .. CD Nghĩa là máy VCD đọc được đĩa CD Ngược lại thì máy CD cũng vẫn đọc VCD như báo bản tốt, nhưng không có âm thanh và hình ảnh ở ngõ ra Do đó với máy CD muốn đọc được đĩa VCD thì phải gắn thêm bộ phận có chức năng giải mã tín hiệu nén âm thanh và hình ảnh (Card: giải nén) Phần này sẽ được trình bày rõ trong chươngIV và V Trong chương này chỉ trình bày các phần chung cơ bản máy CD, VCD 2.2 Khối LASER... Giáo trình môn Kỹ Thuật CD Trang 20 Trường Cao đẳng - Khoa Điện – Điện tử  Khối servo  Khối DSP  Khối nguồn cung cấp Nhưng bên cạnh đó mày đọc đĩa hình VCD cũng khác với máy đọc đĩa hát CD Nghĩa là máy đọc đĩa hình có thêm phần giải mã hình ở phần sau khối DSP.Như đã biết, mày đọc đĩa hình ra đời sau máy đọc đĩa hát CD Nên đối với máy đọc đĩa hình VCD người ta đã chế tạo thêm chức năng đọc đĩa CD. .. đếm đường ghi của đầu bản nhạc PSEC và PFRAME trở về “0” Giáo trình môn Kỹ Thuật CD Trang 14 Trường Cao đẳng - Khoa Điện – Điện tử POINT = A1: Các số chỉ phút tương ứng với số tự đếm đường ghi của cuối bản nhạc PSEC và PFRAME trở về “0” POINT = A2: PSEC và PFRAME tiêu biểu cho điểm bắt đầu của đường ghi đi vào vùng dẫn xuất Giáo trình môn Kỹ Thuật CD Trang 15 Trường Cao đẳng - Khoa Điện – Điện tử Hình... 60 (ASEC), 1 (ASEC) = 75 FRAMES POINT, PMIN, PSEC, PFRAME: Thể hiện theo mã BCD, được kết hợp tương ứng với nhau nhằm biểu diễn nội dung của chương trình Đối với các bài Giáo trình môn Kỹ Thuật CD Trang 13 Trường Cao đẳng - Khoa Điện – Điện tử hát lưu trữ trên đĩa, thời gian ghi điểm khởi đầu của bản nhạc được trình bày theo trình tự: từ bài nhạc đầu đến bài nhạc cuối Số thứ tự bài hát được hiển thị,... đường ghi nhạc Đối với CD hiện nay, ADR được dùng ở mode 1 Do đó, người ta diễn giải nội dung của dữ liệu Q ở mode 1 như sau: (ADR = 0001) Dữ liệu Q: Dữ liệu Q được ghi lên các khung 11 ~ 82 Hình 1.7 trình bày dữ liệu Q thuộc vùng dẫn nhập (Lead-In), và hình 1.8 cho biết dữ liệu nằm trong vùng chương trình hay vùng dẫn xuất (Lead-Out) S0, CON A S1 TRO D T N Giáo trình môn Kỹ Thuật CD PO M IN IN S E FR... biến EFM EFM là biến đổi dữ liệu 8 bit thành dữ liệu 14 bit hay nói khác đi là quá trình biến đổi là quá trình thay thế dòng dữ liệu Việc thay thế này là sự chọn lựa mẫu 28 từ mẫu 214 và phải tuân theo định luật từ 2 đến 10 bit “0” sẽ được chen vào giữa 2 bit “1” Đây còn gọi là quy luật “2” đến “10” Giáo trình môn Kỹ Thuật CD Trang 16 Trường Cao đẳng - Khoa Điện – Điện tử Trong mẫu 214 thì có tất cả 16.384... tưởng của RF là 50% Tuy nhiên, trong thực tế quá trình tạo ra tín hiệu CD chiều dài lỗ bị phân tán khoảng 20% Do đó, mạch sửa hình học phải thực hiện hiệu chỉnh sao cho chu kỳ nhiệm vụ là không đổi và khoảng 50 % bất chấp sự phân tán 2.4 Phân tích một số mạch RF-Amp tiêu biểu: 2.4.1 Mạch APC và mạch RF_Amp sử dụng IC KA9220 Mạch APC Giáo trình môn Kỹ Thuật CD Trang 28 Trường Cao đẳng - Khoa Điện – Điện... đó Mạch trên nhận diện tín hiệu đồng bộ theo mẫu 11T -11T, quá trình như thế gọi là quá trình tạo ra tín hiệu nhận diện đồng bộ Tín hiệu nhận diện được lấy ra theo từng khung, từ tín hiệu này, tín hiệu cổng thời gian được tạo ra để quan sát tín hiệu đồng bộ và bù vào phần tín hiệu đã mất hoặc bị sai lệch (1) (2) (3) trình môn Kỹ Thuật CD Giáo Trang 32 Trường Cao đẳng - Khoa Điện – Điện tử Hình 2.18... cách chính xác 2.3.5 Sửa dạng sóng và sửa hình học: Giáo trình môn Kỹ Thuật CD Trang 27 Trường Cao đẳng - Khoa Điện – Điện tử Hình 2.10 : Sơ đồ nguyên lý mạch sửa dạng sóng và sửa hình học Mạch sửa dạng sóng và sửa hình học có nhiệm vụ đổi tín hiệu RF ở ngõ ra thành các chuỗi số nhị phân để cung cấp cho mạch xử lý tín hiệu số Việc định dạng tín hiệu CD được thiết kế sao cho có phần lỗ và phần không lỗ