Đề tài: Mạch chống trộm sử dụng cảm biến

Trong đó có chân có tác dụng kép có nghĩa 1 chân có 2 chức năng, mỗi đường có thể hoạt động như đường xuất nhập hoặc như đường điều khiển hoặc là thành phần của các bus dữ liệu và bus đ

Chương I : GIỚI THIỆU CẤU TRÚC PHẦN CỨNG HỌ MCS-51

(AT89C51) 1.1 Giới thiệu họ MCS -51:

* MCS-51 là họ IC (integrated circuit) vì điều khiển (Microcontroller) do hãng Intel sản xuất Các IC tiêu biểu cho họ MSC-51 là: 8051, 8031, 89C51, 892051, 8751, Việc xử lý trên Byte và các toán số học ở cấu trúc dữ liệu được thực hiện bằng nhiều chế độ truy xuất dữ liệu nhanh trên RAM nội Tập lệnh cung cấp một bảng tiện dụng của những lệnh số học 8 Bit gồm cả lệnh cộng, trừ, nhân và lệnh chia Nó cung cấp những hỗ trợ mở rộng trên Chip dùng cho những biến một Bit như là kiểu dữ liệu riêng biệt cho phép quản lý và kiểm tr a Bit trực tiếp trong điều khiển

AT89C51 là một hệ vi tính 8 bit đơn chíp CMOS có hiệu suất cao, công suất nguồn tiêu thụ thấp và có 4Kbyte bộ nhớ ROM Flash xoá được lập trình được Chip này được sản xuất dựa vào công nghệ bộ nhớ không mất nội dung có độ tích hợp cao của Atmel

Chip AT89C51 cũng tương thích với tập lệnh và các chân ra của chuẩn công nghiệp MCS-51 Flash trên chip này cho phép bộ nhớ chương trình được lập trình lại trên hệ thống hoặc bằng bộ lập trình bộ nhớ không mất nội dung qui ước Bằng cách kết hợp một CPU linh hoạt 8 bit với Flash trên một chip đơn thể, Atmel 89C51

là một hệ vi tính 8 bit đơn chip mạnh cho ta một giải pháp có hiệu quả về chi phí và rất linh hoạt đối với các ứng dụng điều khiển

AT89C51 có các đặc trưng sau: 4Kbyte Flash, 128 byte Ram, 32 đường xuất nhập, hai bộ định thời / đếm 16 bit, một cấu trúc ngắt 2 mức ưu tiên và 5 nguyên nhân ngắt, một port nối tiếp song công, mạch dao động và tạo xung clock trên chip Ngoài ra AT8951 được thiết kế với logic tĩnh cho hoạt đông có tần số giảm xuống 0 và hỗ trợ hai chế độ tiết kiệm năng lượng được lựa chọn bằng phần mềm Chế độ nghĩ dừng CPU trong khi vẫn cho phép RAM, các bộ định thời /đếm, port nối tiếp và hệ thống ngắt tiếp tục hoạt động

động cung cấp xung clock nhằm vô hiệu hoá các hoạt động khác của chip cho đến khi có reset cứng tiếp theo

Các đặc điểm của 89C51 được tóm tắt như sau:

• 4 KB bộ nhớ có thể lập trình lại nhanh, có khả năng tới 1000 chu kỳ ghi xoá

• Tần số hoạt động từ: 0Hz đến 24 MHz

• 3 mức khóa bộ nhớ lập trình

• 2 bộ Timer/counter 16 Bit

• 128 Byte RAM nội

• 4 Port xuất /nhập I/O 8 bit

• Giao tiếp nối tiếp

• 64 KB vùng nhớ mã ngoài

• 64 KB vùng nhớ dữ liệu ngoại

• Xử lý Boolean (hoạt động trên bit đơn)

• 210 vị trí nhớ có thể định vị bit

• 4 µs cho hoạt động nhân hoặc chia

SƠ ĐỒ KHỐI CỦA AT89C51:

Hình 1.1 Sơ đồ khối của AT89C51

1.2 KHẢO SÁT SƠ ĐỒ CHÂN, CHỨC NĂNG TỪNG CHÂN CỦA AT89C51:

1.2.1 Sơ đồ chân:

Hình 1.2 Sơ đồ chân IC AT89C51

1.2.2 Chức năng các chân:

* AT89C51 có tất cả 40 chân có chức năng như các đường xuất nhập

Trong đó có chân có tác dụng kép ( có nghĩa 1 chân có 2 chức năng), mỗi đường có thể hoạt động như đường xuất nhập hoặc như đường điều khiển hoặc là thành phần của các bus dữ liệu và bus địa chỉ

- GND: chân nối đất.

a Các Port:

- Port 0: gồm 8 chân 32-39 (P0.0…P0,7)

Port 0 là port có 2 chức năng Trong các thiết kế cỡ nhỏ không dùng bộ nhớ

mở rộng nó có chức năng như các đường IO Đối với các thiết kế cỡ lớn có bộ nhớ

mở rộng, nó được kết hợp giữa bus địa chỉ và bus dữ liệu

- Port1: chân 1-8 (P1.0…P1.7)

Port 1 là port IO Có thể dùng cho giao tiếp với các thiết bị ngoài nếu cần Port 1 không có chức năng khác, vì vậy chúng chỉ được dùng cho giao tiếp với các thiết bị bên ngoài

Hình 1.3 Các chân port 3

b Các ngõ tín hiệu điều khiển:

* Ngõ tín hiệu PSEN (Program store enable):

• PSEN là tín hiệu ngõ ra ở chân 29 có tác dụng cho phép đọc bộ nhớ chương trình mở rộng thường được nói đến chân 0E\ (output enable) của EPROM cho phép đọc các byte mã lệnh

• PSEN ở mức thấp trong thời gian Microcontroller 89C51 lấy lệnh Các mã lệnh của chương trình được đọc từ EPROM qua bus dữ liệu và được chốt vào thanh ghi lệnh bên trong 89C51 để giải mã lệnh Khi 89C51 thi hành chương trình trong ROM nội PSEN sẽ ở mức logic 1

* Ngõ tín hiệu điều khiển ALE (Address Latch Enable):

• Khi 89C51 truy xuất bộ nhớ bên ngoài, port 0 có chức năng là bus địa chỉ

và bus dữ liệu do đó phải tách các đường dữ liệu và địa chỉ Tín hiệu ra ALE ở chân thứ 30 dùng làm tín hiệu điều khiển để giải đa hợp các đường địa chỉ và dữ liệu khi kết nói chúng với IC chốt

• Tín hiệu ra ở chân ALE là một xung trong khoảng thời gian port 0 đóng vai trò là địa chỉ thấp nên chốt địa chỉ hoàn toàn tự động

* Ngõ tín hiệu EA\ (External Acces):

Tín hiệu vào /EA ở chân 31 thường được mắc lên nguồn Nếu ở mức 1, 89C51 thi hành chương trình từ ROM nội trong khoảng địa chỉ thấp 8 Kbyte Nếu ở mức

0, 89C51 sẽ thi hành chương trình từ bộ nhớ mở rộng Chân /EA được lấy làm chân cấp nguồn 12V khi lập trình cho EPROM trong 89C51

* Ngõ tín hiệu RST (Reset): Ngõ vào RST ở chân 9 là ngõ vào Reser của

89C51 Khi ngõ vào tín hiệu này đưa lên cao ít nhất là 2 chu kỳ máy, các thanh ghi bên trong được nạp những giá trị thích hợp để khởi động hệ thống Khi cấp điện mạch tự động Restet

như hình vẽ Tần số thạch anh thường sử dụng cho 89C51 là 12 Mhz

Hình 1.4 Mạch dao động

1.3 CẤU TRÚC BÊN TRONG VI ĐIỀU KHIỂN :

1.3.1 Tổ chức bộ nhớ:

Hình 1.5 Sơ đồ bộ nhớ

Bản đồ bộ nhớ Data trên Chip như sau:

Hình 1.6 Bản đồ bộ nhớ Data

- Bộ nhớ trong 89C51 bao gồm ROM và RAM RAM trong 89C51 bao gồm nhiều thành phần: phần lưu trữ đa dụng, phần lưu trữ địa chỉ hóa từng bit, các bank thanh ghi và các thanh ghi chức năng đặc biệt

- AT89C51 có bộ nhớ theo cấu trúc Harvard: có những vùng bộ nhớ riêng biệt cho chương trình và dữ liệu Chương trình và dữ liệu có thể chứa bên trong AT89C51 nhưng AT89C51 vẫn có thể kết nối với 64K byte bộ nhớ chương trình và

 Các thanh ghi và các port xuất nhập đã được định vị (xác định) trong bộ nhớ và có thể truy xuất trực tiếp giống như ca cơ sở địa chỉ bộ nhớ khác

 Ngăn xếp bên trong Ram nội nhỏ hơn so với Ram ngoại

 RAM bên trong 89C51 được phân chia như sau:

+ Các bank thanh ghi có địa chỉ từ 00H đến 1FH

+ RAM địa chỉ hóa từng bit có địa chỉ từ 20H đến 2FH

b RAM có thể truy xuất từng bit:

- 89C51 chứa 210 bit được địa chỉ hóa, trong đó có 128 bit có chứa các byte

có chứa các địa chỉ từ 20F đến 2FH và các bit còn lại chứa trong nhóm thanh ghi có chức năng đặc biệt

- Ý tưởng truy xuất từng bit bằng phần mềm là các đặc tính mạnh của microcontroller xử lý chung Các bit có thể được đặt, xóa, AND, OR, , với 1 lệnh đơn Đa số các microcontroller xử lý đòi hỏi một chuỗi lệnh đọc – sửa – ghi để đạt được mục đích tương tự Ngoài ra các port cũng có thể truy xuất được từng bit + 128 bit truy xuất từng bit này cũng có thể truy xuất như các byte hoặc như các bit phụ thuộc vào lệnh được dùng

c Các bank thanh ghi:

- 32 byte thấp của bộ nhớ nội được dành cho các bank thanh ghi Bộ lệnh 89C51 hỗ trợ 8 thanh ghi có tên là R0 đến R7 và theo mặc định sau khi reset hệ thống, các thanh ghi này có các địa chỉ từ 00H đến 07H

- Các lệnh dùng các thanh ghi R0 đến R7 sẽ ngắn hơn và nhanh hơn so với các lệnh có chức năng tương ứng dùng kiểu địa chỉ trực tiếp Các dữ liệu được dùng thường xuyên nên dùng một trong các thanh ghi này

- Do có 4 bank thanh ghi nên tại một thời điểm chỉ có một bank thanh ghi được truy xuất bởi các thanh ghi R0 đến R7 để chuyển đổi việc truy xuất các bank thanh ghi ta phải thay đổi các bit chọn bank trong thanh ghi trạng thái

1.3.2 Các thanh ghi có chức năng đặc biệt:

- Các thanh ghi nội của 89C51 được truy xuất ngầm định bởi bộ lệnh

- Các thanh ghi trong 89C51 được định dạng như một phần của RAM trên chip vì vậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi bộ đếm chương trình và thanh ghi lệnh vì các thanh ghi này hiếm khi bị tác động trực tiếp) Cũng như R0 đến R7, 89C51 có 21 thanh ghi có chức năng đặc biệt (SFR: Special Function Register) ở vùng trên của RAM nội từ địa chỉ 80H đến FFH

* Chú ý: Tất cả 128 địa chỉ từ 80H đến FFH không được định nghĩa, chỉ có 21

thanh ghi có chức năng đặc biệt được định nghĩa sẵn các địa chỉ

- Ngoại trừ thanh ghi A có thể được truy xuất ngầm như đã nói, đa số các thanh ghi có chức năng đặc biệt SFR có thể địa chỉ hóa từng bit hoặc byte

Thanh ghi trạng thái chương trình (PSW: Prorgam Status Word): ở địa chỉ

D0H

+ Cờ Carry CY: Cờ nhớ có tác dụng kép Thông thường nó được dùng cho

các lệnh toán học: C = 1 nếu phép toán cộng có sự tràn hoặc phép trừ có mượn và ngược lại C = 0 nếu phép toán cộng không tràn và phép trừ không có mượn

+ Cờ Carry phụ AC: Khi cộng những giá trị BCD (Binary Code Decimal),

cờ nhớ phụ AC được set nếu kết quả 4 bit thấp nằm trong phạm vi điều khiển 0AH

÷ 0FH Ngược lại AC = 0

+ Cờ 0 (Flag 0): Cờ 0 (F0) là 1 bit cờ đa dụng dùng cho các ứng dụng của

người dùng

+ Những bit chọn bank thanh ghi truy xuất: RS1 và RS0 quyết định dãy

thanh ghi tích cực Chúng được xóa sau khi reset hệ thống và được thay dodỏi bởi phần mềm khi cần thiết

Tùy theo RS1, RS0 = 00, 01, 10, 11 sẽ được chọn Bank tích cực tương ứng là Bank 0, Bank 1, Bank 2, Bank 3

+ Cờ tràn OV: Cờ tràn được set sau một hoạt động cộng hoặc trừ nếu có sự

tràn toán học Khi các số có dấu được cộng hoặc trừ với nhau, phần mềm có thể kiểm tra bit này để xác định xem kết quả có nằm trong tầm xác định không Khi các

số không có dấu được cộng bit OV được bỏ qua Các kết quả lớn hơn +127 hoặc nhỏ hơn – 128 thì bit OV = 1

+ Bit Party (P): Bit tự động được set hay Clear ở mỗi chu kỳ máy để lập

Parity chẵn với thanh ghi A Sự đếm các bit 1 trong thanh ghi A cộng với bit Parity luôn luôn chẵn Ví dụ A chứa 10101101B thì bit P set lên một để tổng số bit 1 trong

A và P tạo thành số chẵn

Bit Parity thường được dùng trong sự kết hợp với những thủ tục của Port nối tiếp để tạo ra bit Parity trước khi phát đi hoặc kiểm tra bit Parity sau khi thu

+ Thanh ghi B: Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi A

cho các phép toán nhân chia Lệnh MUL AB ⇐ lấy A chia B, kết quả nguyên đặt vào A, số dư đặt vào B Thanh ghi B có thể được dùng như một thanh ghi đệm trung gian đa mục đích Nó là nhưng bit định vị thông qua những địa chỉ từ F0H ÷ F7H

+ Con trỏ Ngăn xếp SP (Stack Pointer): Con trỏ ngăn xếp là một thanh ghi 8

bit ở địa chỉ 81H Nó chứa địa chỉ của byte dữ liệu hiện hành trên đỉnh ngăn xếp Các lệnh trên ngăn xếp bao gồm các lệnh cất dữ liệu vào ngăn xếp (PUSH) và lấy

dữ liệu ra khỏi ngăn xếp (POP) Lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu và lệnh lấy ra khỏi ngăn xếp sẽ làm giảm SP Ngăn xếp của 8031/8051 được giữ trong RAM nội và giới hạn các địa chỉ có thể truy xuất bằng địa chỉ gián tiếp, chúng là 128 byte đầu của 89C51

- Để khởi động SP với ngăn xếp bắt đầu tại địa chỉ 60H, các lệnh sau đây được dùng: MOV SP, # 5F

- Với lệnh trên thì ngăn xếp của 89C51 chỉ có 32 byte vì địa chỉ cao nhất của RAM trên chip là 7FH Sở dĩ giá trị 5FH được nạp vào SP vì SP tăng lên 60H trước khi cất byte dữ liệu

- Khi Reset 89C51, SP sẽ mang giá trị mặc định là 07H và dữ liệu đầu tiên sẽ được cất vào ô nhớ ngăn xếp có địa chỉ 08H Nếu phần mềm ứng dụng không khởi động SP một giá trị mới thì bank thanh ghi 1 có thể cả 2 và 3 sẽ không dùng được vì vùng RAM này đã được dùng làm ngăn xếp Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH và POP để lưu trữ tạm thời và lấy lại dữ liệu, hoặc truy xuất ngầm bằng lệnh gọi chương trình con (ACALL, LCALL) và các lệnh trở về (RET, RETI) để lưu trữ giá trị của bộ đếm chương trình khi bắt đầu thực hiện chương trình con và lấy lại khi kết thúc chương trình con

+ Con trỏ dữ liệu DPTR (Data Pointer): Con trỏ dữ liệu (DPTR) được dùng

để truy xuất bộ nhớ ngoài là một thanh ghi 16 bit ở địa chỉ 82H (DPL: byte thấp) và 83H (DPH: byte cao) Ba lệnh sau sẽ ghi 55H vào RAM ngoài ở địa chỉ 1000H:

MOV @ DPTR, A

Lệnh đầu tiên dùng để nạp 55H vào thanh ghi A Lệnh thứ hai dùng để nạp địa chỉ của ô nhớ cần lưu giá trị 55H vào con trỏ dữ liệu DPTR Lệnh thứ ba sẽ di chuyển nội dung thanh ghi A (là 55H) vào ô nhớ RAM bên ngoài có địa chỉ chứa trong DPTR (là 1000H)

+ Các thanh ghi Port (Port Register): Các Port của 89C51 bao gồm Port 0 ở

địa chỉ 80H Port 1 ở địa chỉ 90H, Port 2 ở địa chỉ A0H và Port 3 ở địa chỉ B0H Tất

cả các Port này đều có thể truy xuất từng bit nên rất thuận tiện trong khả năng giao tiếp

+ Các thanh ghi Timer (Timer Register): 89C51 có chứa hai bộ định thời/ bộ

đếm 16 bit được dùng cho việc định thời được đếm sự kiện Timer 0 ở địa chỉ 8AH (TL0: byte thấp) và 8CH (TH0: byte cao) Timer 1 ở địa chri 8BH (TL1: byte thấp)

và 8DH (TH1: byte cao) Việc khởi động timer được SET bởi Timer Mode (TMOD) ở địa chỉ 89H và thanh ghi điều khiển Timer (TCON) ở địa chỉ 88H Chỉ

có TCON được địa chỉ hóa từng bit

+ Các thanh ghi Port nối tiếp (Serial Port Register): 89C51 chứa một Port

nối tiếp cho việc trao đổi thông tin với các thiết bị nối tiếp như máy tính, modem hoặc giao tiếp nối tiếp với các IC khác Một thanh ghi đệm dữ liệu nối tiếp (SBUF)

ở địa chỉ 99H sẽ dữ cả hai dữ liệu truyền và dữ liệu nhập Khi truyền dữ liệu ghi lên SBUF, khi nhận dữ liệu thì đọc SBUF Các mode vận khác nhau được lập trình qua thanh ghi điều khiển Port nối tiếp (SCON) được địa chỉ hóa từng bit ở địa chỉ 98H

+ Các thanh ghi ngắt (Interrupt Register): 89C51 có cấu trúc 5 nguồn ngắt,

2 mức ưu tiên Các ngắt bị cấm sau khi bị reset hệ thống và sẽ được cho phép bằng việc ghi thanh ghi cho phép ngắt (IE) ở địa chỉ A8H Cả hai được địa chỉ hóa từng bit

+ Thanh ghi điều khiển nguồn PCON (Power Control Register): Thanh ghi

PCON không có bit định vị Nó ở địa chỉ 87H chứa nhiều bit điều khiển Thanh ghi PCON được tóm tắt như sau:

• Bit 7 (SMOD): Bit có tốc độ Baud ở mode 1, 2, 3 ở Port nối tiếp khi set

• Bit 6, 5, 4: Không có địa chỉ

• Bit 3 (GF1): Bit cờ đa năng 1

• Bit 2 (GF0): Bit cờ đa năng 2

• Bit 1 (PD): Set để khởi động mode Power Down và thoát để reset

• Bit 0 (IDL): Set để khởi động mode Idle và thoát khi ngắt mạch hoặc reset Các bit điều khiển Power Down và Idle có tác dụng chính trong tất cả các IC

họ MSC – 51 nhưng chỉ được thi hành trong sự biên dịch của CMOS

1.3.3 Bộ nhớ ngoài (External memory):

89C51 có khả năng mở rộng bộ nhớ lên đến 64K byte bộ nhớ chương trình và 64K byte bộ nhớ dữ liệu ngoài Do đó có thể dùng thêm RAM và ROM nếu cần

Bộ nhớ dữ liệu ngoài là một bộ nhớ RAM được đọc hoặc ghi khi được cho phép của tín hiệu RD\ và WR Hai tín hiệu này nằm ở chân P3.7(RD) và P3.6(WR)

• Reset bằng tay:

Reset bằng tay

- Thường trong hệ thống rất cần động tác Reset khi mạch đang hoạt động, do

đó chỉ có mạch Reset khi vừa bật máy là chưa đủ Việc thiết kế mạch Reset bằng tay rất đơn giản chỉ việc thêm vào mạch Reset tự động một SW và điện trở như hình Nguyên lý mạch giống như mạch Reset tự động

- Trang thái của tất cả các thanh ghi trong 89C51 sau khi reset hệ thống:

- Thanh ghi quan trọng nhất là thanh ghi bộ đếm chương trình PC được reset tại địa chỉ 0000H Khi ngõ vào RST xuống mức thấp, chương trình luôn bắt đầu tại địa chỉ 0000H của bộ nhớ chương trình Nội dung của RAM trên chip không bị thay đổi bởi tác động của ngõ vào reset

1.4 HOẠT ĐỘNG TIMER CỦA 89C51:

1.4.1 Khái niệm:

AT89C51 có 2 bộ timer:

- Timer 0: là một bộ đếm lên tuần tự 16 bit, giá trị đếm chứa trong 2 thanh ghi TH0, TL0

- Timer 1: là một bộ đếm tuần tự 16 bit chứa trong TH1 và TL1

1.4.2 Các thanh ghi của bộ Timer:

- Thanh ghi TMOD gồm hai nhóm 4 bit là: 4 bit thấp đặt mode hoạt động cho

Timer 0 và 4 bit cao đặt mode hoạt động cho Timer 1.8 bit của thanh ghi TMOD được tóm tắt như sau

Với hai bit M0 và M1 của TMOD để chọn mode cho Timer 0 hoặc Timer 1

TMOD không có bit định vị, nó thường được LOAD một lần bởi phần mềm ở đầu chương trình để khởi động mode Timer Sau đó sự định giờ có thể dừng lại và được khởi động lại như thế bởi sự truy xuất các thanh ghi chức năng đặc biệt của Timer.

- Thanh ghi TCON (Timer control)

Thanh ghi điều khiển bao gồm các bit trạng thái và các bit điều khiển bởi Timer 0 và Timer 1 Thanh ghi TCON có bit định vị Hoạt động của từng bit được tóm tắt như sau:

1.4.3 Các chế độ hoạt động của Timer:

* 89C51 có 2 Timer và Timer 0 và Timer 1 Ta dùng ký hiệu TLx và Thx để chỉ 2 thanh ghi byte thấp và byte cao của Timer 0 hoặc Timer 1.

- Mode Timer 13 bit (MODE 0):

Sơ đồ mode 0

+ Mode 0 là mode Timer 13 bit, trong đó byte cao của Timer (THx) được đặt thấp và 5 bit trọng số thấp nhất của byte thấp Timer (TLx) đặt cao để hợp thành Timer 13 bit 3 bit cao của TLx không dùng

- Mode Timer 16 bit (MODE 1):

Sơ đồ mode 1

+ Mode 1 là mode Timer 16 bit, tương tự như mode 0 ngoại trừ Timer nàyhoạt động như một Timer đầy đủ 16 bit, xung clock được dùng với sự kết hợp các thanh ghi cao và thấp (TLx, THx) Khi xung clock được nhận vào, bộ đếm Timer tăng lên 0000H, 0001H, 0002H, , và một sự tràn sẽ xuất hiện khi có sự chuyển trên bộ đếm Timer từ FFFH sang 0000H và sẽ set cờ tràn Timer, sau đó Timer đếm tiếp + Cờ tràn là bit TFx trong thanh ghi TCON mà nó sẽ được đọc hoặc ghi bởi phần mềm

+ Bit có trọng số lớn nhất (MSB) của giá trị trong thanh ghi Timer là bit 7 của THx và bit có trọng số thấp nhất (LSB) và bit 0 của TLx

+ Các thanh ghi Time

- Mode tự động nạp 8 bit (MODE 2):

Sơ đồ mode 2

- Mode 2 là mode tự động nạp 8 bit, byte thấp TLx của Timer hoạt động như một Timer 8 bit trong khi byte cao THx của Timer giữ giá trị Reload Khi bộ đếm tràn từ FFH sang 00H, không chỉ cờ tràn được set mà giá trị trong THx cũng được nạp vào TLx: Bộ đếm được tiếp tục từ giá trị này lên đến sự chuyển trạng thái từ FFH sang 00H kế tiếp và cứ thế tiếp tục Mode này thì phù hợp bởi vì các sự tràn xuất hiện cụ thể mà mỗi lúc nghỉ thanh ghi TMOD và THx được khởi động

- Mode Timer tách ra (MODE 3):

Sơ đồ mode 3

+ Mode 3 là mode Timer tách ra và là sự khác biệt cho mỗi Timer

+ Timer 0 ở mode 3 được chia là 2 timer 8 bit TL0 và TH0 hoạt động như những Timer riêng lẻ với sự tràn sẽ set các bit TL0 và TF1 tương ứng

+ Timer 1 bị dừng lại ở mode 3, nhưng có thể được khởi động bởi việc ngắt

nó vào một trong các mode khác Chỉ có nhược điểm là cờ tràn TF1 của Timer 1 không bị ảnh hưởng bởi các sự tràn của Timer 1 bởi vì TF1 được nối với TH0

+ Khi timer 0 ở chế độ 3, timer 1 vẫn có thể sử dụng bởi port nối tiếp như tạo tốc độ baud (vì nó không còn được nối với TF1).

Chương II : GIỚI THIỆU VỀ LCD VÀ GIAO TIẾP LCD VỚI 89C51 2.1 Giới thiệu về LCD:

Ở phần này ta sẽ mô tả các chế độ hoạt động của các LCD và sau đó mô tả cách lập trình và phối ghép một LCD tới 8051

2.1.1 Hoạt động của LCD :

Trong những năm gấn đây LCD đang ngày càng được sử dụng rộng rãi thay thế dần cho các đèn LED (các đèn LED 7 đoạn hay nhiều đoạn ) Đó là vì các nguyên nhân sau :

 Dễ dàng lập trình cho các ký tự và đồ họa

LCD sử dụng trong mạch: TC1602_01T

2.1.2 Mô tả các chân của LCD :

LCD được nói trong mục này có 16 chân , chức năng của các chân được cho trong bang 2.1 Vị trí của các chân được mô tả trên hình 2.1 cho nhiều LCD khác nhau

 Chân Vcc, Vss và Vee : Các chân Vcc, Vss và Vee : Cấp dương nguồn

-5v và đất tương ứng thì Vee được dùng để điều khiển độ tương phản của LCD

 Chân chọn thanh ghi RS (Register Select).

Có 2 thanh ghi rất quan trọng trong LCD, chân RS được dùng để chọn các thanh ghi này như sau: Nếu RS = 0 thì thanh ghi mã lệnh được chọn để cho phép người dùnggửi 1 lệnh chẳng hạn như xóa màn hình, đưa con trỏ về đàu dòng v.v… Nếu Rs = 1 thì thanh ghi dữ liệu được chọn cho phép người dùng gửi dữ liệu cần hiển thị trên LCD

Chân cho phép E được sử dụng bởi LCD để chốt thông tin hiên hữu trên dữ liệu của nó Khi dữ liệu được cấp đến chân dữ liệu thì một xung mức cao xuống thấp phải được áp đến chân này để LCD chốt dữ liệu trên các chân dữ liệu Xung này phải rộng tối thiểu là 450ns.

Chúng ta cũng sử dụng RS = 0 để kiểm tra bit cờ bận để xem LCD có sẵn sàn nhận thông tin.Cờ bận là D7 và có thể được đọc khi R/W = 1 và RS= 0 như sau:Nếu R/W = 1, RS = 0 khi D& = 1 (cờ bận 1) thì LCD bận bởi các công bên trong và sẽ không nhận bất kì thông tin mới nào Khi D7 = 0 thì LCD sẵn sàng nhận thông tin mới Lưu ý chúng ta nên kiểm tra cờ bận trước khi ghi bất kỳ dữ liệu nào nên LCD

Bảng 2.1: Mô tả các chân của LCD :

4 RS I RS = 0 chän thanh ghi lÖnh RS = 1 chän thanh d÷ liÖu

Bảng 2.2 : Cỏc mó lệnh LCD :

Mã (Hex) Lệnh đến thanh ghi của LCD

1 Xoá màn hình hiển thị

4 Giả con trỏ (dịch con trỏ sang trái)

6 Tăng con trỏ (dịch con trỏ sang phải)

5 Dịch hiển thị sang phải

7 Dịch hiển thị sang trái

8 Tắt con trỏ, tắt hiển thị

A Tắt hiển thị, bật con trỏ

C Bật hiển thị, tắt con trỏ

E Bật hiển thị, nhấp nháy con trỏ

F Tắt con trỏ, nhấp nháy con trỏ

10 Dịch vị trí con trỏ sang trái

14 Dịch vị trí con trỏ sang phải

18 Dịch toàn bộ hiển thị sang trái

1C Dịch toàn bộ hiển thị sang phải

80 ép con trỏ Vũ đầu dòng thứ nhất

C0 ép con trỏ Vũ đầu dòng thứ hai

38 Hai dòng và ma trận 5 ì 7

Hỡnh 2.1: Cỏc vị trớ chõn của cỏc LCD khỏc nhau của Optrex :

Gửi cỏc lệnh và dữ liệu đến LCD với một độ trễ

Để gửi một lệnh bất kỳ từ bảng 2.2 đến LCD ta phải đưa chõn RS vế 0 Đối với dữ liệu thỡ bật RS = 1 sau đú gửi một sườn xung cao xuống thấp đến chõn E để cho phộp chốt dữ liệu trong LCD Điều này được chỉ ra trong đoạn mó chương trỡnh dưới đõy (xem hỡnh 2.2) :

;gọi độ thời gian trễ trước khi gửi dữ liệu/ lệnh kế tiếp.

;chõn P1.0 đến P1.7 được nối tới chõn dữ liệu D0 – D7 của LCD.

;chõn P2.0 được nối tới chõn RS của LCD.

;chõn P2.1 được nối tới chõn R/W của LCD.

;chõn P2.2 được nối tới chõn E của LCD.

ORG

MOV A, # 38H ; Khởi tạo LCD hai dũng với ma trận 5x 7

ACALL COMNWRT ; Gọi chương trỡnh con lệnh ACALL DELAY ; Cho LCD một độ trễ MOV A, # 0EH ; Hiển thị màn hỡnh và con trỏ

ACALL COMNWRT ; Gọi chương trỡnh con lệnh ACALL DELAY ; Cấp một độ trễ cho LCD

MOV AM # 01 ; Xúa LCD

ACALL COMNWRT ; Gọi chương trỡnh con lệnh ACALL DELAY ; Tạo độ trễ cho LCD

MOV A, # 06H ; Dịch con trỏ sang phải

ACALL COMNWRT ; Gọi chơng trình con lệnh ACALL DELAY ; Tạo độ trễ cho LCD MOV AM # 48H ; Đa con trỏ về dòng 1 cột 4 ACALL COMNWRT ; Gọi chơng trình con lệnh ACALL DELAY ; Tạo độ trễ cho LCD MOV A, # “N” ; Hiển thị chữ N ACALL DATAWRT ; Gọi chơng trình con hiển thij DISPLAY ACALL DELAY ; Tạo độ trễ cho LCD

MOV AM # “0” ; Hiển thị chữ 0 ACALL DATAWRT ; Gọi DISPLAY AGAIN: SJMP AGAIN ; Chờ ở đây

MOV P1, A ; Sao chép thanh ghi A đến cổng P1 CLR P2.0 ; Đặt RS = 0 để gửi lệnh

CLR P2.1 ; Đặt R/W = 0 để ghi dữ liệu SETB P2.2 ; Đặt E = 1 cho xung cao CLR P2.2 ; Đặt E = 0 cho xung cao xuống thấp RET

MOV P1, A ; Sao chép thanh ghi A đến cổng P1 SETB P2.0 ; Đặt RS = 1 để gửi dữ liệu

CLR P2.1 ; Đặt R/W = 0 để ghi SETB P2.2 ; Đặt E = 1 cho xung cao CLR P2.2 ; Đặt E = 0 cho xung cao xuống thấp RET

DELAY: MOV R3, # 50 ; Đặt độ trễ 50às hoặc cao hơn cho CPU nhanh HERE2: MOV R4, # 255 ; Đặt R4 = 255

HERE: DJNZ R4, HERE ; Đợi ở đây cho đến khi R4 = 0

DJNZ R3, HERE2 RET

Hỡnh 2.2 : Nối ghộp LCD

2.1.3 Gửi mó lệnh hoặc dữ liệu đến LCD cú kiểm tra cờ bận

Đoạn chương trỡnh trờn đõy đó chỉ ra cỏch gửi cỏc lệnh đến LCD mà khụng cú kiểm tra cờ bận (Busy Flag) Lưu ý rằng chỳng ta phải đặt một độ trễ lớn trong quỏ trỡnh xuất dữ liệu hoặc lệnh ra LCD Tuy nhiờn, một cỏch tốt hơn nhiều là hiển thị

cờ bận trước khi xuất một lệnh hoặc dữ liệu tới LCD Dưới đõy là một chương trỡnh như vậy :

; Kiểm tra cờ bận trước khi gửi dữ liệu, lệnh ra LCD

; Đặt P1 là cổng dữ liệu

; Đặt P2.0 nối tới cổng RS

; Đặt P2.1 nối tới chõn R/W

; Đặt P2.1 nối tới chõn E

ORG MOV A, # 38H ; Khởi tạo LCD hai dòng với ma trận 5ì 7 ACALL COMMAND ; Xuất lệnh

MOV A, # 0EH ; Dịch con trỏ sang phải ACALL COMMAND ; Xuất lệnh

MOV A, # 01H ; Xoá lệnh LCD ACALL COMMAND ; Xuất lệnh MOV A, # 86H ; Dịch con trỏ sang phải ACALL COMMAND ; Đa con trỏ về dòng 1 lệnh 6 MOV A, # N“ ” ; Hiển thị chữ N ACALL DATA DISPLAY

MOV A, # 0“ ” ; Hiển thị chữ 0 ACALL DATA DISPLAY

HERE: SJMP HERE ; Chờ ở đây

COMMAND: ACALL READY ; LCD đã sẵn sàng cha?

CLR P2.0 ; Đặt RS = 0 cho xuất lệnh CLR P2.1 ; Đặt R/W = 0 để ghi dữ liệu tới LCD SETB P2.2 ; Đặt E = 1 đối với xung cao xuống thấp CLR P2.2 ; Đặt E = 0 chốt dữ liệu

RET

P2.1

D0

P1.0 P1.0 P2.2

D7 R/W E

10K POT

8051

DATA-DISPLAY::

ACALL READY ; LCD đã sẵn sàng cha?

SETB P2.0 ; Đặt RS = 1 cho xuất dữ liệu CLR P2.1 ; Đặt R/W = 0 để ghi dữ liệu ra LCD SETB P2.2 ; Đặt E = 1 đối với xung cao xuống thấp CLR P2.2 ; Đặt E = 0 chốt dữ liệu

RET DELAY:

SETB P1.7 ; Lấy P1.7 làm cổng vào CLR P2.0 ; Đặt RS = 0 để truy cập thanh ghi lệnh SETB P2.1 ; Đặt R/W = 1 đọc thanh ghi lệnh ; Đọc thanh ghi lệnh và kiểm tra cờ lệnh

BACK: CLR P2.2 ; E = 1 đối với xung cao xuống thấp

SETB P2.2 ; E = 0 cho xung cao xuống thấp?

JB P1.7, BACK ; Đợi ở đây cho đến khi cờ bận = 0 RET

END

Lưu ý rằng trong chương trỡnh cờ bận D7 của thanh ghi lệnh Để đọc thanh ghi lệnh ta phải đặt RS =0, R/W = 1và xung cao – xuống – thấp cho bit E để cấp thanh ghi lệnh cho chỳng ta Sau khi đọc thanh ghi lệnh, nếu bit D7 (cờ bận) ở mức cao thỡ LCD bận và khụng cú thụng tin (lệnh) nào được xuất đến nú chỉ khi nào D7 = 0 mới cú thể gửi dữ liệu hoặc lệnh đến LCD Lưu ý trong phương phỏp này khụng sử dụng độ trễ thời giõnnũ vỡ ta đang kiểm tra cờ bận trước khi xuất lệnh hoặc dữ liệu nờn LCD

Khi AAAAAAA = 0000000 đến 0100111 cho dũng lệnh 1 và AAAAAAA

=1100111 cho dũng lệnh 2 Xem bảng sau :

Bảng 2.3 : Đỏnh dấu địa chỉ cho LCD

Dải địa chỉ cao cú thể là 0100111 cho LCD 40 ký tự trong khi đối với CLD 20

ký tự chỉ đến 010011 (19 thập phõn = 10011 nhị phõn) Để ý rằng dải trờn 0100111

có các kích thước LCD khác nhau Xem hình 2.3 chú ý rằng tất cả mọi địa chỉ đều dạng số Hex Hình 2.4 cho một biểu đồ việc phân thời gian của LCD Bảng 2.4 là danh sách liệt kê chi tiết các lệnh và chỉ lệnh của LCD.

Bảng 2.2 được mở rộng từ bảng này:

C0

81 C0

82 C2

83 C3

84 C4

85 C5

86 C6

Through Through

8F CF

C0

81 C0

82 C2

83 C3

Through 93 Through D3

C0 94 D4

81 C0 95 D5

82 C2 96 D6

83 C3 97 D7

Through 93 Through D3 Through A7 Through E7

C0

81 C0

82 C2

83 C3

Through A7 Through E7

Note: All data is in

hex.

Hình 2.3 :Các địa chỉ con trỏ đối với một số LCD

Hình 2.4 : Phân khe thời gian của LCD