CHƯƠNG II cấu TRÚC PHẦN CỨNG (kỹ thuật vi xử lý)

Tài liệu tham khảo Kỹ thuật Vi xử lý GVHD: Trần Hoài Tâm CHƯƠNG II: CẤU TRÚC PHẦN CỨNG Sơ đồ khối chip 8051: Hình 2.1 Sơ đồ khối 8051 Chip 8051 có đặc trưng sau:  4KB ROM  128 byte RAM  port xuất nhập (I/O port) bit  định thời 16 bit  Mạch giao tiếp nối tiếp  Không gian nhớ chương trình 64K  Không gian nhớ liệu 64K  Bộ xử lý bit  210 vị trí nhớ định địa chỉ, vị trí bit  Nhân/chia 4µs Sơ đồ chức chân chip 8051: Thuật ngữ “8051” dùng để rộng rãi chip họ MSC-51 Vi mạch tổng quát họ MSC-51 chip 8051, linh kiện họ hãng Intel đưa thị trường Hiện hay nhiều nhà sản xuất IC Seimens, Advance Micro Devices (AMD), Fujitsu, Philips, Atmel … cấp phép làm nhà cung cấp thứ hai cho chip họ MSC-51 Ở Việt Nam chip biến thể họ MSC-51 hãng Atmel Philips Tài liệu tham khảo Kỹ thuật Vi xử lý GVHD: Trần Hoài Tâm sử dụng rộng rãi như: 89C2051, AT89C51, AT8C52, AT8C55, AT89S52, AT89S8252, AT89S8253, P89C51RDxx, P89V51RDxx … Hình 2.2 Sơ đồ chân 8051 Chip 8051 có 32 chân xuất/nhập, nhiên có 24 chân đa mục đích tổng số 32 chân Mỗi chân hoạt động chế độ xuất/nhập, hoạt động điều khiển hoạt động đường địa chỉ/dữ liệu bus địa chỉ/dữ liệu đa hợp 2.1 PORT 0: Port (các chân từ 32-39) ký hiệu P0.0-P0.7 có hai công dụng Trong thiết kế có tối thiểu thành phần, Port sử dụng làm nhiệm vụ xuất nhập Tuy nhiên, dùng chức Port phải dùng thêm điện trở kéo lên (pull-up), giá trị điện trở phụ thuộc vào thành phần kết nối với Port Khi dùng làm ngõ ra, Port kéo ngõ TTL Khi dùng làm ngõ vào, Port phải set mức logic trước Với thiết kế lớn có nhớ ngoài, Port trở thành bus địa bus liệu đa hợp (byte địa thấp) 2.2 PORT 1: Port (các chân từ 1-8) có công dụng xuất/nhập ký hiệu P1.0-P1.7 dùng để giao tiếp với thiết bị bên Với chip 8052 ta sử dụng P1.0 P1.1 làm đường xuất/nhập làm ngõ vào cho mạch định thời thứ ba Tại Port có điện trở kéo lên nên không cần điện trở Port có khả kéo ngõ TTL Khi dùng làm ngõ vào, Port phải set mức logic trước Tài liệu tham khảo Kỹ thuật Vi xử lý GVHD: Trần Hoài Tâm 2.3 PORT 2: Port (các chân từ 21-28) ký hiệu P2.0-P2.7 có hai công dụng, làm nhiệm vụ xuất/nhập có khả kéo ngõ TTL byte địa cao bus địa 16 bit cho thiết kế có nhớ chương trình thiết kế có nhiều 256 byte nhớ liệu Khi dùng làm ngõ vào, Port phải set mức logic trước 2.4 PORT 3: Port (các chân từ 10-17) ký hiệu P3.0-P3.7 có hai công dụng Port có khả kéo ngõ TTL Khi dùng làm ngõ vào, Port phải set mức logic trước Khi không hoạt động xuất/nhập, chân port có nhiều chức riêng Bảng 2.1 Chức chân Port Port Bit Tên chân Địa bit Chức P3.0 RxD B0H Chân nhận liệu port nối tiếp P3.1 TxD B1H Chân phát liệu port nối tiếp P3.2 INT0 B2H Ngõ vào ngắt P3.3 INT1 B3H Ngõ vào ngắt P3.4 T0 B4H Ngõ vào định thời đếm P3.5 T1 B5H Ngõ vào định thời đếm P3.6 WR B6H Điều khiển ghi nhớ liệu P3.7 RD B7H Điều khiển đọc nhớ liệu P1.0 T2 90H Ngõ vào đinh thời đếm P1.1 T2EX 91H Nạp lại thu nhận định thời 2.5 /PSEN: Chân cho phép nhớ chương trình /PSEN (Program store enable) tín hiệu xuất chân 29 Đây tín hiệu điều khiển cho phép ta truy xuất nhớ chương trình Chân thường nối với chân cho phép xuất /OE (Output enable) EPROM ROM phép đọc byte lệnh.Tín hiệu /PSEN mức logic suốt thời gian tìm nạp lệnh Các mã nhị phân chương trình hay Opcode đọc từ EPROM qua bus liệu chốt vào ghi lệnh IR 8051 để giải mã Khi thực thi chương trình chứa ROM nội, chân /PSEN trì mức logic không tích cực (logic 1) Tài liệu tham khảo Kỹ thuật Vi xử lý GVHD: Trần Hoài Tâm 2.6 ALE: Ngõ xuất tín hiệu cho phép chốt địa ALE (address latch enable) dùng để giải đa hợp (demultiplexing) bus liệu bus địa Khi port sử dụng làm bus địa chỉ/dữ liệu đa hợp, chân ALE xuất tín hiệu để chốt địa (byte thấp địa 16 bit) vào ghi suốt ½ đầu chu kỳ nhớ (memory cycle) Sau điều thực hiện, chân port xuất/nhập liệu hợp hệ suốt ½ thứ hai chu kỳ nhớ Tín hiệu ALE có tần số 1/6 tần số mạch dao động bên chip vi điều khiển 2.7 /EA: Ngõ vào /EA nối với 5V (logic 1) với GND (logic 0).Nếu chân nối lên 5V chip 8051 thực thi chương trình ROM nội Nếu chân nối với GND (và chân /PSEN logic 0) chương trình cần thực thi chứa nhớ 2.8 RESET (RST): Ngõ vào RST ngõ vào xóa (master reset) 8051 dùng để thiết lập lại trạng thái ban đầu cho hệ thống hay gọi tắt reset hệ thống Khi ngõ vào treo mức logic tối thiểu chu kỳ máy, ghi bên 8051 nạp lại giá trị thích hợp cho việc khởi động lại hệ thống 2.9 XTAL1, XTAL2: Mạch dao động chip ghép nối với mạch thạch anh bên hai chân XTAL1 XTAL2, tụ ổn định đựoc yêu cầu kết nối, giá tri tụ nhà sản xuất quy định (30p-40p) Tổ chức nhớ: Các chip vi điều dùng làm thành phần trung tâm thiết kế hướng điều khiển, nhớ có dung lượng giới hạn, ổ đĩa hệ điều hành Chương trình điều khiển phải thường trú ROM nên 8051 có không gian nhớ riêng cho chương trình liệu, hai nhớ chương trình liệu đặt chip, nhiên ta mở rộng nhớ chương trình nhớ liệu cách sử dụng chip nhớ bên với dung lượng tối đa 64K Bộ nhớ nội chip bao gồm ROM RAM RAM chip bao gồm vùng RAM đa chức (general purpose RAM: 30H-7FH), vùng RAM với bit định địa (bit address locations) gọi tắt vùng RAM định địa bit (20H-2FH ), dãy ghi (bank: 00H-1FH) ghi chức đặc biệt SFR (special function register: 80H-FFH) Tài liệu tham khảo Kỹ thuật Vi xử lý GVHD: Trần Hoài Tâm Hình 2.3 Tổ chức nhớ Vùng RAM đa mục đích: Vùng RAM đa mục đích có 80 byte đặt địa từ 30H-7FH Bất kỳ vị trí nhớ vùng RAM đa mục đích truy xuất tự cách sử dụng kiểu định địa trực tiếp gián tiếp Ex: MOV A,5FH MOV R0,5FH MOV A,@R0 Vùng RAM định địa bit: 8051 có 210 vị trí bit định địa 128 bit chứa byte địa từ 20H-2FH phần lại chứa ghi chức đặc biệt Các dãy ghi: 32 vị trí thấp nhớ nội chứa dãy ghi Các lệnh 8051 hỗ trợ ghi từ R0-R7 thuộc dãy (bank 0) Đây dãy mặc định sau reset hệ thống Các ghi địa từ 00H-07H Ex: MOV A,R5 MOV A,05H Các lệnh sử dụng ghi từ R0-R7 lệnh ngắn thực nhanh so với lệnh tương đương sử dụng kiểu định địa trực tiếp Các giá trị thường sử dụng nên chứa ghi Dãy ghi sử dụng gọi dãy Tài liệu tham khảo Kỹ thuật Vi xử lý GVHD: Trần Hoài Tâm ghi tích cực Dãy ghi tích cực thay đổi cách thay đổi bit chọn dãy ghi PSW Hình 2.4 Sơ đồ phân bố RAM ghi chức đặc biệt Các ghi chức đặc biệt (SFR): Các ghi nội 8051 cấu hình thành phần RAM chip, 10 Tài liệu tham khảo Kỹ thuật Vi xử lý GVHD: Trần Hoài Tâm ghi có địa Cũng ghi từ R0-R7 ta có 21 ghi chức đặc biệt SFR chiếm phần RAM nội từ địa 80H-FFH Lưu ý tất 128 địa từ 80H-FFH định nghĩa mà có 21 địa định nghĩa 4.1 Từ trạng thái chương trình PSW (program status word): Thanh ghi PSW có địa D0H chứa bit trạng thái có chức tóm tắt bảng sau: Bảng 2.2 Mô tả ghi từ trạng thái chương trình PSW Bit Ký hiệu Địa Mô tả bit PSW.7 CY D7H Cờ nhớ PSW.6 AC D6H Cờ nhớ phụ PSW.5 F0 D5H Cờ PSW.4 RS1 D4H Chọn dãy ghi ( bit 1) PSW.3 RS0 D3H Chọn dãy ghi ( bit ) 00 = bank địa từ 00H – 07H 01 = bank địa từ 08H – 0FH 10 = bank địa từ 10H – 17H 11 = bank địa từ 18H – 1FH PSW.2 OV D2H Cờ tràn PSW.1 - D1H Dự trữ PSW.0 P D0H Cờ kiểm tra chẵn lẻ 4.2 Thanh ghi B: Thanh ghi B địa F0H dùng chung với chứa A phép toán nhân (MUL), chia (DIV) Các bit ghi B định địa từ F0H-F7H 4.3 Con trỏ Stack: Con trỏ Stack SP (stack pointer) ghi bit địa 81H SP chứa địa liệu đỉnh Stack Các lệnh liên quan đến Stack bao gồm lệnh cất liệu vào Stack (PUSH) lệnh lấy liệu khỏi Stack (POP) Việc cất liệu vào Satck làm tăng ghi SP trước ghi liệu việc lấy liệu Stack làm giảm ghi SP Nếu ta không khởi động SP, nội dung mặc định ghi 07H Các lệnh PUSH POP cất liệu vào stack lấy liệu từ stack, lệnh gọi chương trình (ACALL, LCALL) lệnh trở (RET, RETI) cất phục hồi nội dung đếm chương trình 11 Tài liệu tham khảo Kỹ thuật Vi xử lý GVHD: Trần Hoài Tâm PC (program counter) 4.4 Con trỏ liệu DPTR: Con trỏ liệu DPTR (data pointer) dùng để truy xuất nhớ chương trình nhớ liệu DPTR ghi 16 bit có địa 82H (DPL, byte thấp) 83H (DPH, byte cao) Ex: MOV A,#55H MOV DPTR,#1000H MOV @DPTR,A 4.5 Các ghi Port: Các port xuất nhập 8051 bao gồm port địa 80H, port địa 90H, port địa A0H port địa 0BH Các port 0, không dùng để xuất/nhập ta sử dụng thêm nhớ có số đặc tính 8051 sử dụng (như ngắt, port nối tiếp) Tất port định địa bit nhằm cung cấp khả giao tiếp mạnh 4.6 Các ghi định thời: 8051 có hai đếm/định thời (timer/counter) 16 bit để định khoảng thời gian để đếm kiện Bộ định thời có địa 8AH (TL0, byte thấp) 8CH (TH0, byte cao), định thời có địa 8BH (TL1, byte thấp) 8DH (TH1, byte cao) Họat động định thời thiết lập ghi chế độ định thời TMOD (timer mode register) địa 89H ghi điều khiển định thời TCON (timer control regsiter) địa 88H 4.7 Các ghi port nối tiếp: Bên 8051 có port nối tiếp để truyền thông với thiết bị nối tiếp thiết bị đầu cuối moderm , để giao tiếp với IC khác Một ghi đựơc gọi đệm liệu nối tiếp SBUF (serial data buffer) địa 99H lưu trữ liệu truyền liệu nhận Việc ghi lên SBUF nạp liệu để truyền việc đọc SBUF lấy liệu nhận Các chế độ hoạt động khác lập trình thông qua ghi điều khiển port nối tiếp SCON (serial port control register) địa 98H 4.8 Các ghi ngắt: 8051 có cấu trúc ngắt với hai mức ưu tiên năm nguyên nhân ngắt Các ngắt bị vô hiệu hóa sau reset hệ thống sau cho phép ngắt cách ghi vào ghi cho phép ngắt IE (interrupt enable register) địa A8H Mức ưu tiên ngắt thiết lập qua ghi ưu tiên ngắt IP (interrupt priority register) địa B8H Cả hai ghi 12 Tài liệu tham khảo Kỹ thuật Vi xử lý GVHD: Trần Hoài Tâm định địa bit Các cải tiến 8052: Các vi mạch 8052 (và phiên CMOS) có hai cải tiến so với 8051 Một có thêm 128 byte RAM chip từ địa 80H-FFH Điều không xung đột với ghi chức đặc biệt (có địa chỉ) 128 byte Ram thêm vào truy xuất cách dùng kiểu định địa gián tiếp Ex: MOV A,#100 MOV R0,#0F0H ( Trùng với địa ghi B ) MOV A,@R0 Cải tiến thứ hai có thêm định thời 16 bit Timer Hoạt động Reset: 8051 reset cách giữ chân RST mức cao tối thiểu chu kỳ máy sau chuyển mức thấp RST tác động tay đựơc tác động cấp nguồn cách dùng mạch RC Bảng 2.3 Trạng thái ghi sau reset Thanh ghi Nội dung Bộ đếm chương trình 0000H Thanh chứa A 00H Thanh ghi B 00H PSW 00H SP 07H DPTR 0000H Port 0-3 FFH IP xxx00000B IE 0xx00000B Các ghi định thời 00H SCON SBUF 00H 00H PCON (HMOS) 0xxxxxxxB PCON (CMOS) 0xxx0000B 13 ... Các ghi nội 8051 cấu hình thành phần RAM chip, 10 Tài liệu tham khảo Kỹ thuật Vi xử lý GVHD: Trần Hoài Tâm ghi có địa Cũng ghi từ R0-R7 ta có 21 ghi chức đặc biệt SFR chiếm phần RAM nội từ địa... stack lấy liệu từ stack, lệnh gọi chương trình (ACALL, LCALL) lệnh trở (RET, RETI) cất phục hồi nội dung đếm chương trình 11 Tài liệu tham khảo Kỹ thuật Vi xử lý GVHD: Trần Hoài Tâm PC (program... priority register) địa B8H Cả hai ghi 12 Tài liệu tham khảo Kỹ thuật Vi xử lý GVHD: Trần Hoài Tâm định địa bit Các cải tiến 8052: Các vi mạch 8052 (và phiên CMOS) có hai cải tiến so với 8051 Một