Thiết kế bộ biến đổi tín hiệu tương tự sang số

Với những ưu điểm hơn hẳn của tín hiệu số so với tín hiệu tương tự như khả năng chống sai số(lỗi), sửa sai số hiệu quả, khả năng tích hợp lớn của các thiết bị nên xu hướng số hoá ngày càng phát triển mạnh mẽ.

LỜI NÓI ĐẦU

Với những ưu điểm hơn hẳn của tín hiệu số so với tín hiệu tương tự như khảnăng chống sai số(lỗi), sửa sai số hiệu quả, khả năng tích hợp lớn của các thiết bịnên xu hướng số hoá ngày càng phát triển mạnh mẽ

Ngày này trong các mạng viễn thông đang tồn tại song song cả hai hệ thốngtương tự và hệ thống số, do đó cần phải có quá trình biến đổi tín hiệu tương tự sang

số và ngược lại số – tương tự Các quá trình đó được thực hiện bởi các bộ biến đổitương tự – số(ADC Analog to Digital Converter) và bộ biến đổi số – tươngtự(DAC Digital to Analog Converter)

Bài tiểu luận này trình bày ngắn gọn các bộ biến đổi tín hiệu tương tự sang

số, và một số loại sai số thường xảy ra trong quá trình biến đổi đó cùng với phươngpháp kiểm tra

1 Giới thiệu.

Các bộ biến đổi tương tự- số, thường nó tới là A/D (ADC) có vai trò ngàycàng quan trọng trong việc trang bị máy đo trong những năm qua Có khi chứcnăng quan trọng của máy đo cơ bản như là vôn mét số, bây giờ ADC năm trongtrung tâm nhiều dụng cụ phức tạp như ôxylô và bộ phân tích phổ Trong nhiềutrường hợp đặc tính bên ngoài của dụng cụ bị hạn chế bởi chỉ tiêu chất lượng bêntrong bộ biến đổi A/D Càng có sự quan trọng của ADC đối với máy đo đã đượcthực hiện bởi cộng nghệ mạch tổ hợp (IC) chỉ tiêu chất lượng cao Nó cho phép bộbiến đổi tốc độ cao và độ phân giải cao hơn được thiết kế, sản xuất và bán với giáphù hợp Công nghệ IC tiên tiến quan trọng ngang bằng cho phép bộ vi xử lý khảnăng xử lý tín hiệu số nhanh mà cần thiết trong việc cung cấp sự thay đổi giá thấp

từ dữ liệu gốc tạo ra bởi ADC đến kết quả máy đo

Chức năng cơ bản của bộ biến đổi A/D là biến đổi giá trị tương tự ( điểnhình biểu diễn bởi điện áp) thành các bít nhị phân mà cho phép tính xấp xỉ” tốt”đối với giá trị tương tự Về quan niệm nhận thức ( Nếu khong nói về vật lý học),

sự xử lý nay có thể được xem như là tạo ra tỷ số giữa tín hiệu điện áp vào và điện

áp tham chiếu đã biết Vref sau đó làm tròn kết quả tới gần giá trị nguyên nhị phân bít nhất Về mặt toán học, quá trình xử lý có thể được biểu diễn bởi :

D 2 (1)

Trong đó Vin là trị số tương tự ( ở đây giả định cho phép dải từ 0 đến Vref ),

D là từ ở đâu ra dữ liệu, và n là độ phân giải của bộ biến đổi ( số các bít trong D).Hàm “rnd” đại diện cho sự làm tròn của các từ trong dấu ngoặc đối với giá trịnguyên gần nhất

Một cách điển hình, điện áp thám chiếu được sinh ra bên trong bởi bộ biếnđổi có tính cách thương mại Trong các trường hợp nó được bên ngoài cung cấp.Còn trường hợp khác điện áp tham chiếu cần phải đạt tới dải đâu vào trong phạm

vi đây đủ của bộ biến đổi

2 Bộ biến đổi tương tự – số tích phân (Integrating Analog-to-Digital Converters).

Bộ biến đổi ADC tích hợp được dùng khi yêu cầu độ phân giải rất cao tạitốc độ lấy mẫu tương đối thấp Nó làm chức năng bằng cách tích hợp (lấy trungbình) tín hiệu đầu vào qua chu kỳ thời gian được chọn và vì thế thường sử dụngcho công tác đo các điện áp DC Sự lấy trung bình có hiệu ứng của suy giảm nhiễu

ở đầu vào Nếu thời gian trung bình được chọn làm một hoặc nhiều chu kỳ đườngdây điện lực(power line cycles), giao diện đường dây điện lực được loại bỏ từ phép

đo

Nó được ứng dụng rọng rãi ở trong vôn mét số, mà nó lợi dụng độ phân giảitiếp sóng (receptional), tuyến tính, tính ổn định, và cách loại trừ nhiễu của Cấu trúctích phân.

2.1.Cấu trúc hai sườn dốc(Dual Slope Architecture)

Phương pháp hai sườn dốc có lẽ được sử dụng kiến trúc A/D tích phân mộtcách rộng rãi nhất (hình 1) Có hai nửa chu kỳ, dựa vào đây có sườn dốclên vàsườn dốcxuống Tín hiệu vào được tích hợp trong thời gian sườn dốclên đối vớithời gian ấn định Sau đó tham chiếu của tín hiệu ngược được tích hợp trong thờigian sườn dốc xuống để biến đổi đầu vào bộ tích phân thành zero Thời gian cầnthiết cho sườn dốc xuống tỷ lệ với trị số đầu vào và là đầu ra của ADC

Về mặt toán học, chu trình sườn dốclên có thể được trình bảy như sau:

RC

V T

Hình 1 Sơ đồ khối ADC hai sườn dốc đơn giản.

Hình 2 Dạng sóng ADC hai sườn dốc điển hình.

Trong khi đó Vp là giá trị đỉnh đạt tại đầu ra bộ tích phân trong thời giansườn dốc lên, Tup được biết là thời gian tích hợp sườn dốc lên, Vin là tín hiệu đầuvào, R và C là giá trị thành phần của bộ tích phân

Tương tự sườn dốcxuống có thể trình bảy bởi:

RC

V T

R

C

V

ra

in up

V T

T   (4)

Chú ý ở đây là Vin và Vref luôn luôn là tín hiệu ngược (Để đảm bảo sự biếnđổi thành zero trong bộ tích phân), và do đó Tdn luôn luôn là dương

Có thể trực tiếp thấy ở trong biểu thức (4) rằng R và C không có mặt ở trong

Tdn Do đó giá trị của nó không tới hạn Đây là kết quả của cùng thành phần đãđược dùng cho cả sườn dốc lên và xuống Tương tự, nếu thời gian Tup và Tdn đượcxác định bởi chu kỳ đếm của đồng hồ đơn, chu kỳ chính xác của đồng hồ đó sẽkhông ảnh hưởng đến độ chính xác của ADC Phát biểu lại đầu ra nói tới số chu kỳcủa đồng hồ:

ref

in up dn

V

N N

Trong đó Nup là số chu kỳ đồng hồ đã được ấn định dùng trong sườn dốclên

và Ndn là số chu kỳ đồng hồ yêu cầu để biến đổi đầu ra bộ tích phân thành 0

Các nguồn sai số điện thế

Rõ ràng từ biểu thức (5) thấy rằng Ndn, đầu ra bằng số của ADC, chỉ phụthuộc vào đầu vào, giá trị tham chiếu, và giá trị không biết trước Nnp,, sai số trong

Vref sẽ ảnh hưởng tới độ chính xác hệ số khuếch đại của ADC, nhưng đó làẩn(implicit) trong những bộ biến đổi

Sai số bù có thể xuất hiện nếu điện áp tại điểm bắt đầu của sườn dốclên khácvới điện áp tại điểm cuối của sườn dốcxuống Nếu bộ so sánh đơn trên đầu ra của

bộ tích phân được dùng để xác định thời gian đảo (crossing) 0 trong cả hai đườngdốc, sự bù của nó sẽ không quan trọng Dù thế nào thì sai số bù có thể xẩy ra vìvai trò loại trừ (charge infection) từ công tắc để chọn đầu vào và tham chiếu Trongứng dụng vôn mét có độ chính xác rất cao, sự bù này thường được bù bởi chu trình

tự trở về không (auto-zero cycle)

Tính tuyến tính của bộ biến đổi có thể bị ảnh hưởng bởi hiệu ứng nhớ(memory) trong tụ điện của bộ so sánh Đây là do hiện tượng gọi là hấp thụ điệnmôi, mà điện tích (charge) được hấp thụ một cách hiệu dụng bởi điện môi tụ trongkhoảng thời gian lộ sáng(exposure) dài tới một điện áp và sau đó quay tới phiến tụkhi mà điện áp khác được sử dụng Cách lựa chọn vất liệu điện môi có hấp thụ rấtthấp dùng để tối thiểu hiệu ứng này

Sự cân đối tốc độ độ phân giải

Thời gian tích hợp sườn dốc lên có thể được dùng để xác định chu kỳ đồng

hồ một cách chính xác Dù thế nào thì thời gian để biến đổi đầu ra của bộ tích phânthành 0 không phải là số nguyên thực sự của chu kỳ đồng hồ, khi Vin có thể giảđịnh bằng bất kỳ giá trị nào Thực ra, luôn luôn có sự không chính xác số đếm(count) +

-1 mà Ndn có thể diễn tả được Vin

Độ phân giải của hai sườn dốc ADC có một số đếm (count) trong Nmax, khi

Nmax là số đếm tích luỹ trong sườn dốc sau khi tích hợp đầu vào có thang độ đầy đủ

Vin=Vts Dựa trên biểu thức (5)

ref

ts up

V

N N

Nmax   (6)

Để cải thiện độ phân giải, Nmax phải được tăng lên Việc đó có thể làm đượcbằng cách tăng Nup , có giá trị hiệu ứng thời gian tăng tuyến tính yêu cầu cho cả haisườn dốclên và xuống Hoặc Vref phải giảm, do đó thời gian sườn dốc lên là hằng

số thời gain sườn dốc xuống tăng tuyến tính Mặt khác, độ phân giải tăng yêu cầu

sự tăng tuyến tính trong số chu kỳ đồng hồ của sự biến đổi Giả sử giới hạn thựctiễn ở chu kỳ đồng hồ tối thiểu, độ phân giải tăng tại mức tốn kém trực tiếp củathời gian biến đổi Vấn đề này có ý nghĩa quan trọng có thể được làm dịu bớt bằngcách sử dụng cấu trúc đa sườn dốc

2.2 Cấu trúc đa sườn dốc (Multislope Architecture)

Sơ đồ khối của ADC nhiều sườn dốcđiển hình cho trong hình(3) Nó khácbiệt từ phương pháp hai sườn dốc mà có các điện trở tích hợp lên và xuống riêngbiệt, và hơn nữa có giá trị bội số cho các điện trở tích hợp sườn dốc xuống

Sử dụng các điện trở khác nhau cho phần chia sườn dốc lên và xuống giớithiệu khả năng của sai số do sự không thích ứng của điện trở Hai sườn dốc đượcmiễn trừ đối với vấn đề này khi duy nhất điện trở được dùng Dù thế nào thì mạng

sơ đồ điện trở chất lượng cao với sự đồng chỉnh nhiệt độ tốt và tính tuyến tính cóthể khắc phục sự bất lợi này

Ưu điểm của cấu trúc đa sườn dốc giảm đi tại thời gian biến đổi hoặc tănglên tại độ phân giải Sự suy giảm quan trong tại thời gian biến đổi có thể nhận đượctrước hết bằng cách làm giảm nhỏ đáng kể Rup (nối tới Vin) Dòng nạp bộ tích phân

sẽ tăng, sử dụng đủ dải động của bộ tích phân trong thời gian nhỏ

Hình 3 Sơ đồ khối ADC Đa sườn dốc

Tiếp theo, thời gian yêu cầu cho sườn dốc tại độ phân giải cho trước có thểđược giảm bớt bằng cách thực hiện sườn dốc xuống có bội số, mỗi một cái tại dòngthấp liên tiếp (hình 4) Trong ví dụ hình 4, dòng xuống đầu tiền ngược dấu với đầuvào, và lớn đáng kể mà bộ tích phân sẽ vượt qua 0 nhỏ hơn 10 số đếm(count)

V out

Rup R dn

10 R dn 100R dn

Khi đầu ra của bộ tích phân vượt quá 0, dòng được tắt tại chuyển tiếp đồng

hồ tiếp theo Lượng mà bộ tích phân quá mức zero dựa trên điện áp đầu vào chínhxác Để số hoá “phần còn lại (residue)” chính xác, một giây, thấp hơn 10 lần, cầnphải chọn dòng sườn dốc xuống ngược dấu Một lần nữa độ quá mức tỷ lệ với đầuvào nhưng bây giờ sẽ có biên độ thấp hơn 10 lần vì sườn dốc thấp hơn Số đếm(counts) tích luỹ trong pha của sườn dốcxuống này được chấp nhận 10 lần thấphơn

Một lượng không xác định của sườn dốc xuống này có thể được ứng dụngliên tiếp, mỗi một ứng dụng này thêm (trong ví dụng này) một chục đối với độphân giải nhưng tạo số phần trăm rất nhỏ đối với toàn bộ thời gian biến đổi.Phương pháp đa sườn dốc(Multislope) có thể được thực hiện với một chục bướctrong dộ dốc xuống đã trình bảy ở đây, hoặc với các tỷ số khác Cho dù tăng thêmtrong độ phân giải có thể nhận được bằng cách ứng dụng chu kỳ lên của đa sườndốc(multislope), mà trong đó cả đầu vào và dòng tham chiếu dịch chuyển đượcứng dụng Tóm lại phương pháp đa sườn dốc làm cải thiện một cách ấn tượngtrong sự cân đối tốc độ độ phân giải so với cấu trúc hai sườn dốc bình thường, vớimức tốn kém của sự phức tạp và cần thiết cho điện trở được thích ứng tốt

Hình 4 Dạng sóng ADC đa sườn dốc điển hình.

3 Bộ biến đổi tương tự–số song song (Parallel Analog-To-Digital Converters).

ADC song song được dùng trong ứng dụng nơi mà cần thiết phải có độ rộngbăng và tốc độ lấy mẫu rất cao, cùng với độ phân giải trung bình có thể chấp nhậnđược Một ứng dụng điển hình là Ôxylô số thời gian thực(real-time), mà có thể thuthập tất cả các thông tin của tín hiệu trong trường hợp đơn ADC cũng được dùngtrong Ôxylô số lặp lại, nhưng không cần tốc độ lấy mẫu thời gian thực cao

3.1.Bộ biến đổi tức thời (Flash Converters)

Loại quen thuộc nhất của bộ biến đổi A/D song song là bộ biến đổi tức thời(flash) Gọi như vậy là vì bộ so sánh được ghi thời gian 2n lấy mẫu dạng sóng mộtcách đồng thời (trong đó n là độ phân giải bộ biến đổi) Mỗi một bộ so sánh đượccung cấp với điện áp ngưỡng khác nhau, được tạo ra bởi bộ chia điện trở từ điện áptham chiếu bộ biến đổi chính Các ngưỡng này cùng nhau nhảy (span) dải đầu vàocủa bộ biến đổi Các bít đầu ra từ các bộ so sánh tạo mã nhiệt kế, gọi như thế vì nó

V

out

Vp Vin/Rup tích hợp

V ref /R

dn tích hợp

Vref/10Rdn

V ref /100R dn

thời gian T

có thể được biểu diễn như một cột số 1 liên tục ở dưới chuỗi 0 tương tự (hình 6).

Sự chuyển tiếp từ 1 đến 0 tuần tự chỉ ra giá trị tín hiệu đầu vào được lấy mẫu Sựchuyển tiếp này có thể tìm thấy với cổng logic bình thường, kết quả là mã 1 of N(trong đó N=2n), khi duy nhất một bít là một Mã 1 of N sau đó có thể được mã hoáthêm với logic thẳng xuôi(straightforword) thành mã nhị phân n bít, là đầu ra mongmuốn của bộ biến đổi

Bộ biến đổi tức thời có tốc độ rất là nhanh, khi tốc độ của bộ so sánh đượcghi thời gian và logic có thể thực sự cao Điều này làm chúng phù hợp với ứngdụng Ôxylô thời gian thực(real - time oscilloscope) Dù thế nào thì cũng có tồn tạirất nhiều bất lợi Sự phức tạp của mạch điện tăng nhanh khi độ phân giải bị tăngkhi có 2n bộ so sánh ghi thời gian Hơn nữa, năng lượng, điện dung đầu vào, điệndung đồng hồ, và phạm vi vật lý của mảng bộ so sánh trên mạch tích hợp là quantrọng khi một cách điển hình bộ biến đổi tức thời lấy mẫu nhanh sự biến đổi tínhiệu đầu vào Nếu tất cả bộ so sánh không lấy mẫu đầu vào tại cùng một chỗ trêndạng sóng thì lõi có thể xảy ra Hơn nữa, sự trễ do truyền lan của tín hiệu tới các bộ

so sánh gây khó khăn sự thích ứng như kích cỡ mảng tăng Đây là một lý do mà bộbiến đổi tức thời thường dùng phép nhân logic với mạch giữ và lấy mẫu, khi lấymẫu đầu vào một cách lý tưởng cung cấp tín hiệu không thay đổi được tới tất cả bộ

so sánh tại thời gian của sự đồng bộ

Sự thay đổi của cấu trúc tức thời có thể được dùng để làm giảm tốn kém của

độ phân giải cao hơn Các kỹ thuật này, gồm có mã hoá tương tự, sự gấp (folding),

và nội suy có thể giảm bớt điện dung đầu vào và kích cỡ mảng bộ so sánh một cáchđáng kể

Hình 5 : Sơ đồ khối của bộ biến đổi A/D tức thời.

E N C O D E R

V ref V

3.2 Sai số động trong ADC song song (Dynamic Errors in Parallele ADCs).

Nếu không dùngmạch giữ và lấy mẫu thì trong những phạm vi nào đó sai sốđộng có thể gây tổn hại tới cấu trúc A/D tức thời và biến thức của nó Sai số độngđược định nghĩa ở đây như là kết quả khi tín hiệu đầu vào có tần số cao được ứngdụng cho ADC Sai số động phổ biến là do ADC có điện dung đầu vào phi tuyếnlớn(voltage-dependent) Điện dungnày có tính phi tuyến khi nó gồm có phân lớntiếp giáp bán dẫn Khi điện dung đầu vào này được truyền từ nguồn trở kháng xácđịnh, méo có thể xảy ra tại tần số cao

Các loại sai số động khác xảy ra nếu đầu vào và tín hiệu đồng hồ khôngđược phân phối một cách tức thời tới tất cả các bộ so sánh trong ADC Dù trongứng dụng đơn khối, sự tách biệt về vất lý của bộ so sánh có thể đủ lớn để gây khókhăn này cho đầu vào tần só rất cao Đối với sóng hình sin 1 GHz tại sự giao nhau

0, tốc độ thay đổi cao 10 ps

Tín hiệu thay đổi 3% toàn bộ thang độ Để số hoá tín hiệu này một cáchchính xác, tất cả bộ so sánh phải được điều khiển bởi cùng một điểm trên tín hiệukhi đồng hồ xuất hiện Nếu có sự không thích ứng trong khoảng trễ trong đồng hồhoặc sự phân bố tín hiệu tới bộ so sánh chỉ trong 10 ps, sẽ có sự khác nhau 3% giátrị tín hiệu nhận biết được bởi bộ sa sánh khác nhau Kết quả đạt tại đầu ra bộ sosánh, sau khi giải thích bởi bộ mã hoá bám theo, cho kết qủa sai số mã đầu ra lớn

Cả hai sai số này có chiều hướng xấu như độ phân giải bộ biến đổi tăng, khiđiện dung đầu vào và kích cỡ mảng bộ so sánh cả hai đều lớn lên Nó có thể hạnchế độ phân giải có thể nhận được thực tế trước khi năng lượng và sự ràng buộcphức tạp tham dự vào Một cách điển hình các mạch lấy mẫu và mạch giữ đượcdùng với ADC song song để loại trừ vấn đề này

0

0

1 0

0

0 0

0

1

1

1 1

Hình 6: Mã nhiệt kế từ bộ so sánh được biến đổi thành mã 1 of N dùng cổng logic.

3.3 Mạch giữ và lấy mẫu

Các mạch giữ và lấy mẫu loại trừ sai số động từ ADC song song bằng cáchđảm bảo rằng tín hiệu đầu vào bộ so sánh không bị thay đổi khi đồng hồ bộ so sánhxuất hiện Mô hình quan niệm lấy mẫu và giữ điều khiển ADC được cho trong hình(7) Khi chuyển mạch được đóng, điện áp trên toàn bộ tụ bám theo tín hiệu đầuvào Khi chuyển mạch mở, tụ điện giữ giá trị đầu vào lúc đó Giá trị này được ứngdụng vào đầu vào ADC qua bộ khuếch đại, và sau khi thích ứng giá trị ổn định cóthể có của bộ so sánh Duy nhất sau đó là bộ so sánh được lấy thời gian(clocked),loại trừ vấn đề về sự phân phối tín hiệu dựa vào ở trên và tất cả các sai số độngkhác liên quan với bộ so sánh

Thực ra, có sự hạn chế đối với chỉ tiêu chất lượng động của mạch giữ vàcùng với mạch lấy mẫu Đối với phạm vi mà nó có điện dung đầu vào phi tuyến,cùng một méo có tần số cao đã đề cập ở trên sẽ xuất hiện Dù thế nào thì một cáchđiển hình hiệu ứng này sẽ bị giảm nhiều hơn, khi một cách điển hình điện dùng đầuvào của mạch giữ và lấy mẫu thấp hơn nhiều so với bộ biến đổi song song Bàitoán động của mạch giữ và lấy mẫu thường thấy khác là méo khẩu độ (perturedistortion) Nó dựa vào méo được đưa tới bởi thời gian cắt không zero của mạchlấy mẫu trong hệ thống Nó có thể đưa vào méo khi lấy mẫu tín hiệu tần số cao, khiđiểm lấy mẫu hiện dụng trên tín hiệu có thể là một hàm tốc độ tín hiệu của sự thayđổi (tốc độ nhảy dòng in) và hướng Với nguyên nhân này, phải quan tâm nhiều tớiviệc thiết kế chuyển mạch sử dụng trong mạch giữ và lấy mẫu

Hình 7: Mạch giữ và lấy mẫu điều khiển ADC song song.

X1

Mạch giữ v l à l ấy mẫu

Đồng hồ giữ v l à l ấy mẫu Đầu v o à l

E N C O D E R ADC

Đồng hồ bộ so sánh

Dữ liệu đầu ra

Hình 8: Mạch cầu Diode để dùng làm chuyển mạch lấy mẫu.

Tranzito MOS có thể được dùng trực tiếp làm các chuyển mạch lấy mẫu, vàcác sự cải thiện trong tốc độ tranzito dẫn tới chỉ tiêu chất lượng giữ và lấy mẫu tốthơn

Cấu hình khác của bộ lấy mẫu có chỉ tiêu chất lượng cao thường được dùng

là cầu diode, cho trong hình (8) Với dòng điện chảy trên hướng đã cho, chuyểnmạch bật lên Tín hiệu đầu vào được nối tới tụ giữ qua diode dẫn điện D1 đến D4.Diode D5 và D6 tắt Để tắt chyuển mạch, dòng điện phải ngược lại Bây giờ diodeD5 và D6 dẫn điện, và các diode còn lại bị tắt Tín hiệu đầu vào không phụ thuộcvào tụ giữ bởi chuỗi OFF của các diode D1 đến D4 và diode phân dòng ON D5 vàD6

Bộ lấy mẫu dùng cầu diode thường được xây dựng từ diode Shottky mà nótận dụng phụ tải không lưu trữ Chúng có thể bị tắt nhanh chóng, tạo ra méo khẩu

độ Mạch giữ và lấy mẫu có chỉ tiêu chất lượng rất cao đã được xây dựng bằngcách dùng phương pháp này

3.4 ADC ghép xen (Interleaving ADCs)

Không đề ý tới tốc độ lấy mẫu của bộ biến đổi hiện có của A/D, tốc độ lấymẫu cao hơn thường được yêu cầu Nó đặc biệt đúng trong ứng dụng Ôxylô thờigian thực (real time) nơi mà độ rộng băng tần có thể biết được tỷ lệ trực tiếp tới tốc

độ lấy mẫu Để nhận được tốc độ lấy mẫu cao hơn, mảng bộ biến đổi thường phảiđược xen lẫn nhau Ví dụ, bốn bộ biến đổi 1 GHz, điều khiển bởi một tín hiệu đầuvào đơn, có thể hoạt động với đồng hồ của chúng cách nhau tại thời gian 900 Nótạo ra tốc độ lấy mẫu đầu vào tập hợp 4 GHz, nâng lên độ rộng băng có thể biếtđược từ giá trị điển hình 250 MHz tới 1 GHz ( thực ra để nhận được độ rộng băng

1 GHz thì mạch lấy mẫu trong ADC phải có độ rộng băng 1 GHz)

Nhưng sự xen lẫn thường đưa ra sai số do sự không thích ứng trong đặc tínhriêng ADC Sai số tăng ích và sai số bù trong ADC đơn không bị xen lẫn có thể sản

D1 D2

D3 D4

D6 D5

ra một cách tương đối sai số vô hại (innocuous errors) mà không quan trọng đốivới ứng dụng Trong hệ thống xen lẫn, khắc biệt nhau trong sai số tăng ích và dịchchuyển của riêng ADC có thể chuyển đổi tới thành phần tần số giả mạo tại bộ sốcon tốc độ lấy mẫu Nó sẽ đặc biệt không mong muốn nếu phổ của tín hiệu có ích

Thật may, sai số tăng ích và sai số bù trong hệ thống ADC ghép xen có thểđược lấy chuẩn Sẽ khó khăn hơn để loại trừ ảnh hưởng của sự không thích ứngđộng trong ADC Chúng có hai nguồn: Sự định pha không chính xác của đồng hồ

mà chèn vào hệ thống ADC, và độ rộng băng khác nhau trong mạch bộ lấy mẫu ởtrước ADC

Ảnh hưởng của sai số do pha đồng hồ được minh hoạ trong hình (9), chobiết ảnh hưởng của một đồng hồ bộ biến đổi không định pha(mis-phased) trongmột hệ thống ADC ghép xen bốn lối (four-way) Đối với tín hiệu đầu vào 1 GHz,sai số do pha đồng hồ 10 ps đạt kết quả sai số 3% trong giá trị lấy mẫu được lấy.Đây là kết quả trực tiếp của tốc độ nhảy dòng tín hiệu được số hoá Đồng hồ khôngđịnh pha trong hệ thống ADC ghép xen có thể sản ra thành phần tần số giả mạo vàthay đổi dạng(in shape) hoặc định thời trong dạng sóng được xây lại Mạch giữ vàlấy mẫu hạng hai (two-rank) lấy mẫu đầu vào với duy nhất một bộ lấy mẫu cầnthiết có thể loại trừ vấn đề này Thủ tục lấy chuẩn mà điều chỉnh pha đồng hồ cũng

có thể giúp để giảm ảnh hưởng này

Ảnh hưởng do sự không thích ứng độ rộng băng tương tự với ảnh hưởng do

sự khong thích ứng định thời Sự lấy chuẩn để giảm ảnh hưởng này là rất khó, dùthế nào thì sự điều chỉnh yêu cầu của đáp ứng tần số mạch tương tự chỉ là hơn điềuchỉnh độ trễ của một tín hiệu số

Hình 9: Ảnh hưởng sai số định thời trong hệ thống ADC ghép xen

4 Bộ biến đổi tương tư-số đa bước(Multistept Analog-To-Digital Convertors).

Bộ biến đổi đa bước thường được dùng khi yêu cầu độ phân giải của ứngdụng vượt qúa độ phân giải hiện có trong bộ biến đổi song song Một ứng dụngđiển hình cho bộ biến đổi đa bước là ở trong bộ phân tích phổ số hoá trực tiếp nơi

mà độ phân giải 12 bít được yêu cầu tại tốc độ lấy mẫu cao nhất hiện có Ở đây bộphân tích phổ số hoá trực tiếp được định nghĩa như là cái mà dùng biến đổi Fouriercủa bản ghi đầu ra ADC để tính toán phổ Một cách điển hình, chúng cung cấp lưu

V

t 1

lượng phép đo cao hơn bộ phân tích phổ tương tự với Ôxylô quét và cấu trúc trộn.

Ở đây “đa bước (multistep)” gồm có rất nhiều các loại cấu trúc

4.1 Bộ biến đổi tương tự-số hai bước.

Một ví dụ rất đơn giản của ADC đa bước là bộ biến đổi hai bước với độphân giải 12 bít (hình 10) Tín hiệu đầu vào được được thu thập bởi mạch giữ vàlấy mẫu và số hoá bởi bộ biến đổi song song với độ phân giải 6 bít Sau đó kết quả

số được biến đổi bộ biến đổi số-tương tự (DAC) thành dạng tương tự và trừ đi từđầu vào Cho kết quả “phần còn lại(residue)” nhỏ (sự khác nhau giữa đầu vào vàmột cái gần nhất trong những mức “được làm tròn” ADC 64) được khuếch đạibằng 64 và sau đó số hoá bởi ADC 6 bít song song khác Hai kết quả 6 bít đượccộng với trọng số thích hợp để nhận mã đầu ra 12 bít

Từ ví dụ này, thấy rõ lợi điểm của cấu trúc hai bước Tín hiệu đã được tách

ra 12 bít, nhưng duy nhất 128 (2*64) bộ so sánh được yều cầu Một cách đầy đủ bộbiến đổi song song phải được yêu cầu 4096 bộ so sánh Bộ biến đổi hai bước cungcấp năng lượng thấp hơn, sự phức tạp và điện dùng đầu vào hơn bộ biến đổi songsong trong cùng một tốc độ

Giá phải trả là sự cộng thêm của mạch giữ và lấy mẫu của ADC Mạch giữ

và lấy mẫu cần có để thu thập lấy mẫu đầu vào và giữ nó không thay đổi qua thaotác tuần tự của hai bộ biến đổi song song và DAC DAC phải thật chính xác đốivới độ phân giải đầu ra mong muốn của bộ biến đổi (12 bít như trong ví dụ trên)

4.2 Bộ biến đổi tương tự-số nhanh (Ripple-through Analog to Digital Converters).

Cấu trúc hai bước tạo ra sự giảm quan trọng số bộ so sánh so với cấu trúcsong song Dù thế nào, 128 bộ so sánh vẫn được yêu cầu trong ví dụ 12 bít hình(10) Hơn nữa sự giảm có thể thực hiện được được bằng cách sử dụng nhiều tầnghơn nữa trong quá trình biến đổi, với vài bít trong mỗi tầng và tương đương vớikhuếch đại thấp hơn trong bộ khuếch đại phần còn lại (residue amplifier) Một bộbiến đổi ba tầng tách ra bốn bít trong một tầng sẽ cần 48 bộ so sánh Bộ biến đổiloại này (với hơn hai tầng ADC nhưng chỉ với duy nhất mạch giữ và lấy mẫu)thường được gọi là bộ biến đổi nhanh Một bít trong một cấu trúc nhanh tầng chotrong hình 11 Mỗi một tầng gồm một bộ so sánh đơn, một bít ADC, một bộ trừ, vàmột bộ khuếch đại với hệ số khuếch đại hai Trong mỗi một tầng, một bít đượctách ra và một phần còn lại đi tới tầng tiếp theo Bộ so sánh của mỗi tầng được lấythời gian của sự hoạt động xuống tới (down the converter) bộ biến đổi

Một bít trong một cấu trúc tầng giảm tối thiểu số đếm (count) của bộ sosánh, nhưng nó yều cầu thêm nữa bộ khuếch đại và tầng DAC hơn bộ biến đổi haibước Mặt khác, đây là các tầng rất đơn giản, và toàn bộ số đếm (count) thành phầnthông thường thấp hơn trong bộ biến đổi nhanh so với bộ biến đổi hai bước Mặtkhác, tốc độ lấy mẫu của một bít trong bộ biến đổi tầng trở thành thấp hơn bộ biếnđổi hai bước Phần lớn đây là kết quả của một lượng lớn các thao tác tuần tự đượcyêu cầu

Hình 10 : Sơ đồ khối của ADC hai bước 12 bít.

Hình 11: Sơ đồ khối của bộ biến đổi nhanh 12 bít, một bít trong một tầng.

4.3 Bộ biến đổi tương tự- số đầu vào ra song song (Pinelined Digital Converters)

Analog-to-Bộ biến đổi đầu vào ra song song tăng tốc độ kết hợp với bộ biến đổi đabước khác đồng thời thay vì thao tác tuần tự của bộ so sánh, DAC, và bộ khuếchđại trong mạch điện Có thể nhận được bằng cách đặt xen vào mạch giữ và lấy mẫugiữa các tầng

Hình 12 là một sơ đồ khối cho một bít trong một bộ biến đổi tầng Nó tương

tự với cấu trúc của hình 11, với sự tạo thêm mạch giữ và lấy mẫu Mỗi một mạchgiữ và lấy mẫu giữ phần còn lại từ tầng trước Tại mỗi chu kỳ đồng hồ, một lấymẫu mới của đầu vào được thực hiện, và phần còn lại được khuếch đại tiến tới mộttầng xuống”dây truyền (pipeline)”

ADC 6 bít

ADC 6 bít

Tổng

12b dữ liệu

12 bít accurate

V o à l

Tầng 1

Tầng 2

Tầng 3

Tầng 12

Và l o

tự v o à l

X2 DAC

tự v o à l

Phần còn lại tương

tự v o à l Tới tầng tiếp theo

X2 ADC

Dữ liệu ra

Hình 12 : sơ đồ khối cho một bít trong một bộ biến đổi tầng.

5 Bộ biến đổi đếm(Conting Converter).

Một trong những phương pháp đơn giản nhất để tạo ra điện áp so sánh làdùng bộ biến đổi số-tương tự Một DAC n bit có thể được dùng để tạo ra bất kỳmột trong những đầu ra rời rạc 2n bằng cách dùng từ số thích hợp đầu vào Cáchtrực tiếp để xác định điện áp vào không biết trước(unknown) vx là phải so sánh nóvới từng đầu ra của DAC một cách tuàn tự Sự kết nối đầu vào số của DAC tới một

bộ đếm nhị phân n bit cho phép sự so sánh với đầu vào không biết trước một cách

từ từ, được cho ở hình (13)

Bộ biến đổi A/D bắt đầu hoạt động khi xung làm cho flip-flop và bộ đếm đặttới điểm zero Mỗi xung đồng hồ liền tiếp làm tăng bộ đếm, đầu ra DAC giống nhưcầu tháng trong thời gian biến đổi Khi đầu ra của ADC vượt quá đầu vào khôngbiết trước, đầu ra của bộ so sánh thay đổi trạng thái, kích flip-flop, và ngăn khôngcho các xung đồng hồ thêm nữa tới bộ đếm Sự thay đổi trạng thái của đầu ra bộ sosánh chỉ ra rằng quá trình biến đổi kết thúc Tại thời điểm đó, nội dùng của bộ đếmnhị phân phản ánh giá trị được biến đổi của tín hiệu vào

Phải chú ý tới vài đặc điểm của bộ biến đổi Thứ nhất, độ dài của chu trìnhbiến đổi thay đổi và tỷ lệ với điện áp đầu vào không biết trước vx Thời gian biếnđổi max TT tồn tại cho tín hiệu vào toàn bộ thang đo (full-scale) và tương ứng vớichu kỳ đồng hồ 2n hoặc:

C n c

n

f

T 2  2 (7 )Trong đó fc=1/Tc là tần số đồng hồ Thứ hai, giá trị nhị phân trong bộ đếmđại diện cho điện áp nhỏ nhất của DAC mà nó lớn hơn đầu vào không biết trước,không cần thiết giá trị này phải là đầu ra của DAC mà gần nhất với đầu vào khôngbiết trước, yêu cầu từ trước Cũng như vậy, ví dụ trong hình 13(b) cho trường hợpđầu vào không thay đổi trong thời gian chu kỳ của sự biến đổi Nếu đầu vào thayđổi, đầu ra nhị phân sẽ là sự đại diện chính xác của giá trị tín hiệu đầu vào tại hằng

số mà bộ so sánh không thay đổi trạng thái