1. Trang chủ
  2. » Kỹ Thuật - Công Nghệ

Thiết kế khối đồng bộ ca tách kênh PCM phần thiết kế

11 248 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 11
Dung lượng 312,84 KB

Nội dung

Đề tài:Thiết kế logic khối đồng tách kênh PCM 30/32 Nhóm - ĐT03 K45 - Phần 4:Phần thiết kế: 4.1:giới thiệu: Chúng ta thiết kế tách kênh cho hệ thống kênh PCM 30/32 có đặc điểm sau: -Hệ thống bao gồm 28 kênh thông tin kênh số liệu -Các kênh số liệu kênh khe thời gian Ts1 Ts30 -Các tín hiệu báo hiệu đợc ghép theo phơng thức phân kênh kết hợp CAS Để thống trình trình bầy qui ớc nh sau: Tín hiệu CLK 2.048 Mb/s 2.048Mb/s đếm bit khe Các bit khe đếm khe Các khe khung đếm khung bên phát 2MCLKt 2MT P0,P1,P2 p0 p7 R0,R1,R2,R3,R4 rs0 rs31 U0.U1,U2,U3 bên thu 2MCLKr 2MRx Q0,Q1,Q2 q0 q7 TS0,TS1,TS2,TS3,TS4 ts0 ts31 F0,F1,F2,F3 Các khung đa khung u0 u15 f0 f15 4.2: Yêu cầu kĩ thuật : * Dòng số 2,048 Mb/s sau đợc bên thu nhận đợc tách làm đờng: - xung đồng hồ 2.048 KHz đợc đa đến định thời thu - đến Demux có nhiệm vụ tách mã đồng đa khung , mã đồng khung chẵn ,mã đồng khung lẻ,báo hiệu tín hiệu thoại ,số liệu từ dòng số 2,048 Mb/s bit ,khe ,khung mà chúng đợc ghép vào bên phát.Việc tách đảm bảo đồng bên phát bên thu để tín hiệu đợc tách hoàn toàn xác 4.3:Nguyên lý hoạt động v sơ đồ khối Demux: -Dòng số 2,048 Mb/s qua ghi dịch để đợc biến đổi từ nối tiếp sang song song đợc đa đến mạch nhận dạng mã đồng -Nếu từ mã đồng đa khung mạch nhận dạng đồng đa khung có tín hiệu đợc tạo đa đến mạch tạo xung PE để kích cho định thời thu làm việc nh bên phát -Khi nhận dạng mã đồng đa khung (MK SYN) mạch nhận dạng đồng đa khung chẵn (PE-SYN) đồng khung lẻ (IPE-SYN) hoạt động để nhận dạng mã đồng đa khung thị 17 Đề tài:Thiết kế logic khối đồng tách kênh PCM 30/32 Nhóm - ĐT03 K45 - -Nếu mã đồng khung chẵn khung lẻ mạch tổ hợp tín hiệu MK-SYN,PE-SYN,IPE-SYN bit A đợc tách từ mã đồng khung lẻ cho phép mở cổng nhận xung đông hồ 2048KHz (từ định thời thu) thông tin,báo hiệu -Sau thông tin đợc đa đến mạch tách số liệu tách tín hiệu thoại để tách kênh riêng biệt Các tín hiệu báo hiệu đợc đa đến mạch tách báo hiệu cho kênh thông tin *Sơ đồ hệ thống tách kênh PCM 30/32: 2MRx Chuyển nối tiếp song song 2MCLK Nhận dạng MK-SYN Tạo xung PE Bộ định thời thu Cổng Kiểm tra mã đồng đa khung Kiểm tra PE-SYN Kiểm tra IPE-SYN 2MCLK Cổng Đảo bít 2MRx Tách kênh thoại Tách số liệu Tách bit A Tách báo hiệu 4.4: Thiết kế cụ thể: *4.4.1:Bộ chuyển đổi nối tiếp - song song : -Chức biến đổi từ nối tiếp sang song song đợc thực ghi dịch bit 74LS164 -Giả sử có mã thông tin :b0,b1,b2,b3,b4,b5,b6,b7 đa vào chân B 74LS164.Xung đồng hồ 2,048 MHz đợc đa vào chân CK.Vì tốc độ dòng 18 Đề tài:Thiết kế logic khối đồng tách kênh PCM 30/32 Nhóm - ĐT03 K45 - thông tin 2,048Mbit/s nên có sờn dơng xung lại có bit đợc dịch đầu ra.Nh sau xung CLK2M bit liệu nối tiếp đợc chuyển sang song song đầu 74LS164 *Sơ đồ: 5V +V 74LS164 Q7 Q6 B Q5 CK Q4 Q3 MR Q2 Q1 Q0 A 2MRx CLK 2,048 MHz b7 b6 b5 b4 b3 b2 b1 b0 *4.4.2:Tách đồng đa khung : -Khi tín hiệu số đợc biến đổi từ nối tiếp sang song song đợc đa qua số mạch logic tổ hợp để nhận dạng mã đồng -Mã đồng đa khung : b0 b1 b2 b3 b4 b5 b6 b7 -Nên nhận dạng mã đồng đa khung có hàm logic: X = b0 b1 b2 b3 b4 b5 b6 b7 -Vậy mạch nhận dạng mã đồng đa khung mạch NAND đầu vào ta dùng 74LS30 Khi mã đồng đa khung đợc nhận dạng lần thứ có tín hiệu đợc tạo gọi xung PE để đa đến kích cho định thời thu.Khi định thời thu hoạt động kéo theo số mạch kiểm tra hoạt động để kiểm tra mã đồng đa khung đa khung hay sai -Ta thiết kế mạch kiểm tra thiết lập trạng thái đồng cho nhận thông tin mã đồng đa khung -Nếu mã đồng đa khung sai lần liên tiếp thiết lập trạng thái đồng sai thị cấm thông tin phải thực tìm đồng * Sơ đồ mạch tách kiểm tra đồng đa khung: 19 Đề tài:Thiết kế logic khối đồng tách kênh PCM 30/32 Nhóm - ĐT03 K45 74LS04 b0 b1 74LS90 (1) b2 74LS30 b3 b4 74LS90 AND1 MS1 MS2 MR1 MR2 Q3 Q2 NAND1 Q1 A B b5 b6 b7 74LS20 q7 ts16 f0 CLK2M 74LS74 Q0 74LS90 AND2 MS1 MS2 MR1 MR2 Q3 Q2 Q1 A B 74LS74 (1) NAND2 CK1 D1 S1 R1 Q1 Q1 CK2 D2 S2 R2 Q2 Q2 MKSYN V1 +V Q0 74LS90 (2) S D Q _ Q CK KichPE R 74LS74 (2) +V * Nguyên lý hoạt động mạch: -Khi nhận mã đồng đa khung đầu 74LS30 mức làm ngõ Q 74LS74(2) lên mức kích cho mạch tạo xung PE để đa đến định thời thu.Lúc định thời thu hoạt động định thời gian từ bit q0 ,khe ts17,khung f0 trở -Khi định thời thu định thời đến đa khung thứ ,trong khoảng thời gian q0,ts16 ,f0=1 CLK2M =1 đầu 74LS20 mức cho đầu NOT mức Đúng thời gian này,nếu mã đồng đa khung đầu AND mức 1,của AND mức 0.Do 74LS90(1) đợc đếm lên 74LS90(2) trạng thái xoá.Đầu NAND NAND mức nên đầu Q1,Q2 74LS74(1) mức 0,cha có kết luận trạng thái đồng -Tại thời gian q0,ts16,F0=1 đa khung tiếp theo,nếu đồng đa khung 74LS90(1) đếm đến đầu NAND mức làm cho đầu Q1 lên mức thiết lập trạng thái đồng đúng.Đèn LED báo đồng đa khung sáng lên.Báo từ đầu Q1 cho phép mạch tách mã đồng khung chẵn khung lẻ hoạt động ,đầu Q2 mức -Nhng mã đồng đa khung sai đầu AND mức ,AND mức nên 74LS90(1) bị xoá 74LS90(2) đợc phép đếm lên 1.Đầu NAND mức 1,đầu Q1,Q2 mức 0,cha có kếy luận trạng thái đồng -Nếu đa khung mà mã đồng đa khung sai 74LS90(2) đếm đến đầu NAND mức làm cho đầu Q2 74LS74(1) lên mức 1,trạng thái đồng sai thiết lập Đèn LED báo sai đồng đa khung sáng lên,tín hiệu báo sai đợc đa đến để cấm mạch tách đồng khung chẵn khung lẻ hoạt động ,đồng thời xoá đầu Q 74LS74 (2) không cho phép định thời thu làm việc chờ tìm đồng đa 20 Đề tài:Thiết kế logic khối đồng tách kênh PCM 30/32 Nhóm - ĐT03 K45 - khung.Khi đồng đa khung 74LS74 (2) thiết lập xung PE khác cho định thời thu hoạt động *mạch tạo xung PE để kích cho định thời thu: Xung PE đầu vào *4.4.3:Tách đồng khung chẵn : -Sơ đồ khối chung cho phân tách đồng khung chẵn khung lẻ: Trạng thái kiểm tra đồng Không Đúng Có Nhận dạng đồng khung Đúng Có Tổ hợp Không Chỉ thị cấm tách thông tin Chỉ thị cho tách thông tin *Nguyên tắc hoạt động: - Mạch tách đồng khung hoạt động có mã đồng đa khung Mạch tách đồng khung phải nhận dạng đợc mã đồng khung hay sai thị LED ,chú ý khung chẵn f0=0,khung lẻ f0=1 21 Đề tài:Thiết kế logic khối đồng tách kênh PCM 30/32 Nhóm - ĐT03 K45 - -Mạch tách đồng khung chẵn làm việc khoảng thời gian q7=1,ts0=1,F0=0, khoảng thời gian khác mạch giữ nguyên trạng thái cũ Sơ đồ mạch tách đồng khung chẵn : 74LS04 b1 5V +V MK-SYN b2 74LS30 b3 b4 b6 b7 b5 S D 74LS20 F0 Q _ Q CK PE-SYN R ts0 q7 CLK2M -Các bit dòng số 2,048Mbit/s đợc chuyển từ nối tiếp sang song song đợc đa đến mạch nhận dạng mã đồng khung chẵn -Cũng nh phần tách mã đồng đa khung,ta dùng mạch nhận dạng 74LS30 mạch NAND đầu vào.Mã đồng khung chẵn là: b0 b1 b2 b3 b4 b5 b6 b7 Ta đa bit b1 b7(không kể bit b0 bit tuỳ định,đợc ta đặt 1) Vào đầu 74LS30 , đầu vào thứ dành cho tín hiệu báo sai mã đồng da khung MK-SYN * Hoạt động mạch: -Tại thời gian q7 =1,ts0=1,f0=0,nếu mã đồng đa khung mã đồng khung chẵn đầu 74LS30 mức 0,do mạch NOT đặt mức chân D 74LS74,cùng lúc đầu 74LS20 đặt vào chân CK 74LS74 xung dơng làm,đầu Q nhảy lên mức -Tín hiệu báo đồng khung chẵn đợc dẫn đến vi mạch để điều khiển mở cổng nhận thông tin -Nếu thời điểm mà đồng khung chẵn sai mã đồng đa khung sai ngõ Q 74LS74 mức thấp, tín hiệu đồng khung sai đợc dẫn đến vi mạch để điều khiển cấm nhận thông tin *4.4.4: Tách đồng khung lẻ bit A : -Mạch tách đồng khung lẻ làm việc khoảng thời gian q7=1, ts0=1, F0=1 thời gian khác mạch giữ nguyên trạng thái cũ.Vi mạch nhận dạng mã đồng khung lẻ 74LS30.Mã đồng khung lẻ : 22 Đề tài:Thiết kế logic khối đồng tách kênh PCM 30/32 Nhóm - ĐT03 K45 - b0 b1 b2 A b3 b4 b5 b6 b7 - Bảy bit b0,b1,b3,b4,b5,b6,b7 đợc đa vào đầu vào 74LS30 (bit b2=A đợc đa riêng mạch tách bit A).Đầu vào thứ dành cho tín hiệu báo đồng đa khung sai Sơ đồ mạch đồng khung lẻ bit A: 74LS04 b0 MK SYN 74LS30 NOT(1) b1 b3 b4 b5 b6 b7 74LS00 74LS11 CK2 D2 S2 R2 b2 MK SYN PE SYN IPE SYN q7 ts0 F0 CLK2M 74LS74 CK1 D1 Q1 IPE SYN S1 Q1 R1 74LS20 Q2 Q2 Bit A NOT(2) +V 5V - Hoạt động mạch đồng khung lẻ hoàn toàn tơng tự nh hoạt động mạch tách đồng khung chẵn *Tách bit A : -Đầu b2 ghi dịch 74LS164(thực biến đổi từ nối tiếp sang song song ) mang bit A đa đến vi mạch 74LS74 đợc ghi nhận thị thời gian q7=1,ts0=1,F0=1, bit A đợc đa đến chân D2 74LS74 ,lúc chân CK2 74LS74 đợc kích xung dơng nên bit A đợc đa ngõ Q2 Nếu bên phát đồng A=1,do Q2=1 Mạch điều khiển nhận thông tin: 74F125 2MRx 74LS11 MK SYN PE SYN IPE SYN 2MRx 74LS00 Bit A 2MCLKr 2MCLKr 23 Đề tài:Thiết kế logic khối đồng tách kênh PCM 30/32 Nhóm - ĐT03 K45 - -Các tín hiệu báo hay sai mã đồng đa khung ,đồng khung chẵn,khung lẻ bit A(từ ngõ Q2 74LS74 trên) đa đến vi mạch 74LS00 -Nếu tất mã đồng bit A = 1(tức đầu vào 74LS00 mức cao) đầu mức thấp , cho phép mở cổng trạng thái để nhận thông tin xung đồng hồ đa đến mạch báo hiệu mạch tách kênh thông tin -Nếu mã đồng khung sai bit A =0 (bên phát đồng bộ)thì đầu 74LS00 mức cao làm đóng cổng trạng thái,bên thu không nhận thông tin mà tiến hành tìm đồng *4.4.5:Tách báo hiệu : -Các bit báo hiệu cho 30 kênh thông tin vị trí q0 q4 khe ts16 khung từ f1 đến f15 Khung f1 f2 f14 f15 Khe 16 q0 q1 q2 q3 a b c d q4 q5 q6 q7 a b c d Báo hiệu kênh Báo hiệu kênh 16 Báo hiệu kênh Báo hiệu kênh 17 Báo hiệu kênh 14 Báo hiệu kênh 29 Báo hiệu kênh 15 Báo hiệu kênh 30 - Ta dùng vi mạch phân đờng 74LS154 để tách báo hiệu cho 30 kênh thông tin (mỗi vi mạch tách báo hiệu cho 15 kênh).Sau dùng 74LS74 để ghi nhận thị báo hiệu -Hai chân E0, E1 trạng thái thấp vi mạch hoạt động đợc Do tín hiệu điều khiển mạch tách báo hiệu hoạt động đa vào chân -Các chân A,B,C,D đầu vào địa chỉ, ứng với tổ hợp 16 tổ hợp đầu vào địa có 16 đầu Q0-Q15 đợc chọn.Thời gian đầu đợc chọn thời gian tách bit báo hiệu -74LS154(1) tách bit a báo hiệu cho kênh đến kênh 15 thời gian q0,ts16,nên hàm logic cho 74LS154(1) hoạt động q0 ,ts16 ,CLK2MRx1 -74LS154(2) tách bit a báo hiệu cho kênh 16 đến kênh 30 thời gian q4,ts16,nên hàm logic cho phép 74LS154(2) hoạt động q0,ts16,CLK2MRx1 24 Đề tài:Thiết kế logic khối đồng tách kênh PCM 30/32 Nhóm - ĐT03 K45 - -Tại khung(trừ khung f0) vi mạch 74LS154 tách bit a báo hiệu lần (cho kênh thông tin) nên ta dùng xung đếm khung F0 ,F1 ,F2 ,F3 đa vào chân địa A,B,C,D 74LS154 để ứng với khung thời điểm cho phép tách bit a báo hiệu -Mỗi đầu từ Q0 đến Q15 vi mạch 74LS154 đợc đa vào chân CK 74LS74 để ghi nhận thị báo hiệu *Sơ đồ mạch tách báo hiệu : 5V +V 2MRx 74LS74(1) S D 74LS10 F0 F1 F2 F3 CLK2MRx1 q0 ts16 A B C D E0 E1 10 11 12 13 14 15 CK Q báo hiệu kênh _ Q D1 R LED1 +V 5V 5V 74LS154(1) 74LS10 F0 F1 F2 F3 A B C D 2MCLK q4 ts16 E0 E1 10 11 12 13 14 15 74LS74(30) S D Q _ Q CK R Báo hiệu kênh 30 D2 LED1 74LS154(2) +V 5V +V 5V *Hoạt động mạch : -Tại thời gian q0=1,ts16=1 khung f0 tức F0 ,F1 ,F2 ,F3=0 chân Q0 74LS154(1) đợc chọn (xuống mức thấp ) nhng ts16 f0 báo hiệu nên ta sử dụng chân Tơng tự chân Q0 74LS154(2) không sử dụng bit q4ở ts16 ,f0 bit báo hiệu -F0 =1,F1 ,F2 ,F3=0 (khung thứ hai đa khung ),thời gian q0=1,ts16=1 chân Q1 74LS154(1) xuống mức thấp ,khi lên lại mức cao kích cho 74LS74(1) làm cho bit a báo hiệu kênh thông tin thứ (a1) đợc tách từ dòng số 2MRx,báo hiệu thuê bao sử dụng kênh có nhấc máy hay không Nếu a1=1 Q=1 LED sáng báo hiệu thuê bao nhấc máy -Cũng khung ,khi q4=1,ts16=1,chân Q1 74LS154(2) đợc chọn để tách bit báo hiệu a16 25 Đề tài:Thiết kế logic khối đồng tách kênh PCM 30/32 Nhóm - ĐT03 K45 - -Cứ tiếp tục nh ,lần lợt đầu hai vi mạch 74LS154 đợc chọn để kích cho 74LS154 tách bit báo hiệu cho kênh thông tin *4.4.6:Tách số liệu : -Trớc truyền tín hiệu kênh thông tin đợc thực đảo bit,Do vậy, bên thu muốn nhận đợc tín hiệu thông tin nguyên thuỷ phải thực đảo bit lại trớc tiến hành tách riêng kênh thông tin -Khi thực tách số liệu khỏi dòng số 2,048Mbit/s đồng thời ta phải thực chuyển đổi tốc độ số liệu từ 2,048Mbit/s sang 64Kbit/s tốc độ chuẩn số liệu Để chuyển đổi ta dùng ghi dịch 74LS164,quá trình tiến hành nh sau: -Ghi số liệu với tốc độ 2,048Mbit/s ,lúc vi mạch nhập xung nhịp CLK 2,048MHz.Thời gian ghi số liệu vào lúc ts1=1(giả sử cần tách số liệu từ khe ts1 ) Hàm logic cho phép ghi số liệu vào :CLK2MRx.ts1 -Đọc số liệu từ đầu với tốc độ 64Kbit/s ,lúc vi mạch nhập xung nhịp CLK 64KHz.Thời gian đọc số liệu vào lúc ts1=0 (ngoài khe ts1 ) Hàm logic cho phép ghi số liệu vào :CLK64.ts1 *Sơ đồ mạch tách số liệu từ khe ts1 ts30: 74LS164(1) NAND1 A B NAND3 CLK 64 KHz 74LS04 ts1 CK NAND2 2MRx(so lieu) MR 74LS00 74LS86 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 CH1 74LS125 Q0 Q7 Q6 Q5 CK Q4 Q3 MR Q2 Q1 Q0 74LS164(30) A B Dao bit ts30 74LS04 CLK 2,048 MHz CH30 74LS125 +V 5V *Hoạt động mạch: -Khi ts1=1(tức khe để tách số liệu ) NAND tắt ,NAND2 NAND3 mở cho CLK 2,048 MHz đa vào chân CK 74LS164(1) Lúc chân A mức cao nên cho phép số liệu 2,048Mbit/s vào chân B.Từng bit số liệu đợc dịch vào 74LS164(1) theo xung nhịp 2,048 MHz Trong thời gian ts1=1 có 8bit số liệu 2,048 Mbit/s đợc đa đầu 74LS164(1) 26 Đề tài:Thiết kế logic khối đồng tách kênh PCM 30/32 Nhóm - ĐT03 K45 - -Khi ts1=0 ,NAND2 tắt ,NAND1 NAND3 mở cho xung CLK 64KHz vào chân CK 74LS164(1) Lúc chân A mức thấp nên số liệu 2,048Mbit/s không đợc nhập qua chân B ,đồng thời cho phép mở cổng trạng thái để số liệu Số liệu đợc lấy chân Q7 theo xung nhịp 64 KHz nên có tốc độ 64Kbit/s theo yêu cầu -Quá trình tách số liệu từ khe ts30 khe khác tơng tự nh *4.4.7: Tách kênh thoại: -Giả sử ta cần tách kênh tín hiệu thoại khe thời gian số (ts2) ta sử dụng phần tử AND giải mã để làm việc *sơ đồ nh sau: ts2 74LS125 DECODER đầu tín hiệu thoại 2MCLK 2MRx kênh khác làm tơng tự 27 [...]...Đề tài :Thiết kế logic khối đồng bộ và tách kênh PCM 30/32 Nhóm 4 - ĐT03 K45 - -Khi ts1=0 ,NAND2 tắt ,NAND1 và NAND3 mở cho xung CLK 64KHz vào chân CK của 74LS164(1) Lúc này chân A ở mức thấp nên số liệu 2,048Mbit/s không đợc nhập qua chân B nữa ,đồng thời cho phép mở cổng 3 trạng thái để số liệu đi... nên có tốc độ 64Kbit/s đúng theo yêu cầu -Quá trình tách số liệu từ khe ts30 và các khe khác cũng tơng tự nh trên *4.4.7: Tách các kênh thoại: -Giả sử ta cần tách kênh tín hiệu thoại ở khe thời gian số 3 (ts2) ta sẽ sử dụng một phần tử AND và bộ giải mã để làm việc này *sơ đồ nh sau: ts2 74LS125 DECODER đầu ra của tín hiệu thoại 2MCLK 2MRx đối với các kênh khác có thể làm tơng tự ... tài :Thiết kế logic khối đồng tách kênh PCM 30/32 Nhóm - ĐT03 K45 - -Nếu mã đồng khung chẵn khung lẻ mạch tổ hợp tín hiệu MK-SYN,PE-SYN,IPE-SYN... khung Kiểm tra PE-SYN Kiểm tra IPE-SYN 2MCLK Cổng Đảo bít 2MRx Tách kênh thoại Tách số liệu Tách bit A Tách báo hiệu 4.4: Thiết kế cụ thể: *4.4.1 :Bộ chuyển đổi nối tiếp - song song : -Chức biến đổi... 21 Đề tài :Thiết kế logic khối đồng tách kênh PCM 30/32 Nhóm - ĐT03 K45 - -Mạch tách đồng khung chẵn làm việc khoảng

Ngày đăng: 15/01/2016, 22:14

w