Thiết kế mạch điện tự đông báo giờ cho 5 tiết học với yêu cầu: mỗi tiết học trong 45 phút, giờ giải lao giữa các tiết là 5 phút , giờ giải lao giữa tiết 3 và 4 là 15 phút

Trang 1

SVTH: Ph¹m §«ng D−¬ng 1 Líp: §K – KT§2

http://www.ebook.edu.vn

-  -

Nam §Þnh, Ngμy th¸ng n¨m 2009

Trang 2

SVTH: Phạm Đông Dương 2 Lớp: ĐK – KTĐ2

MụC LụC

Lời nói đầu 3

Chương i: Cơ sở lý thuyết 4

I.1 Khối nguồn 4

I.2 Khối tạo xung CK (xung nhịp) 6

I.3 Khối đếm xung 8

I.4 Khối giải mã dùng IC 74247 9

I.5 Cổng giao tiếp 10

I.6 Khối hiển thị (Led 7 thanh) 13

I.7 Một số cổng logic 16

I.7.1 Cổng Đảo (Inverter gate) 16

I.7.2 Cổng hoặc (OR gate) 17

I.7 3 Cổng Vμ (AND gate): 18

I.7 4 Cổng Vμ Đảo(NAND gate): 19

I.7 5 Cổng Hoặc Đảo(NOR gate) 20

I.7.6 Cổng Hoặc loại trừ( EXOR gate) 22

I.7.7 Cổng loại trừ NOR (EXNOR GATE): 23

I.7 8 Cổng đệm (Buffer gate) 24

I.8.Một số flip-flop 26

I.8.1 Flip-Flop RS 26

I.8.2 Flip-Flop JK 27

I.8.3 Flip-Flop D 28

I.8.4 Flip-FlopT 29

CHƯƠNGII : thiết kế mạch 31

iI.1 Sơ đồ khối 31

II.2 Tính toán vμ chọn linh kiện 32

II.2.1 Tính toán vμ chọn linh kiện nguồn cấp 32

II.2.2 Tính toán vμ chọn linh kiện phần tạo xung 45

II.2.3 Chọn linh kiện phần hiển thị 46

II.2.4 Phần giao tiếp với chuông dùng SCR 46

II.3 Sơ đồ nguyên lí mạch đếm 48

II.3.1 Nguyên lý lμm việc 49

CHƯƠNG III : Kết luận chung 53

TàI LIệU THAM KHảO

PHụ LụC: HƯớNG DẫN Sử DụNG MộT Số PHầN MềM MÔ PHỏNG

Trang 3

dụng vμo tất cả các ngμnh khoa học cũng như trong đời sống của con người vμ

đặc biệt lμ trong các ngμnh đòi hỏi độ tin cậy, chính xác cao như tin học, đo

lường điều khiển, viễn thông

Vì những lý do trên mμ việc môn Kỹ Thuật Số vμo dạy trong các trường

đại học chuyên về kỹ thuật lμ một điều tất yếu, đặc biệt lμ trường Đại học Sư

Phạm Kỹ Thuật Nam Định Chúng em lμ những người may mắn vì được sống

trong môi trường có sự phát triển vượt bậc đó Vμ thật hãnh diện, tự hμo khi

chúng em lại được đμo tạo một cách cơ bản nhất những tri thức hiện đại của kĩ

thuật số trong nhμ trường

Xuất phát từ những nhận định thực tế trong quá trình học môn Kỹ thuật

số, em được giáo viên bộ môn giao cho hoμn thμnh bμi tập dμi: “Thiết kế một

mạch điện tự động báo giờ cho 5 tiết học với yêu cầu: Mỗi tiết học trong 45

phút, giờ giải lao giữa các tiết lμ 5 phút, giờ giải lao giữa tiết 3 vμ 4 lμ 15 phút”

Qua bμi thiết kế mạch chúng em đã được trang bị thêm một số kiến thức

về chuyên môn cũng như về thực tế để tích luỹ thêm kinh nghiệm cho sau nμy

Chúng em xin chân thành cảm ơn Thạc sỹ Hoàng Thị Phương đ∙ tận

tình hướng dẫn chúng em hoàn thành bài thiết kế này

Sinh viên thiết kế

Phạm Đông Dương

Trang 4

chương I: cơ sở lý thuyết

I.1 Khối nguồn

*Cấu tạo: Khối nguồn gồm một số linh kiện sau

+Máy biến áp: biến đổi điện áxoay

chiều từ 220V về điện áp xoay chiều

2 7805

BR1

2W02G

MBA

TRAN-2P2S

Trang 5

+ D1, D2, D3, D4 : cầu diod có tác dụng chỉnh lưu điện áp xoay chiều thμnh điện áp một chiều

+ Tụ C1 : tụ lọc , có tác dụng giảm bớt sự nhấp nhô của điện áp ra vμ tạo

ra điện bằng phẳng hơn Ngoμi ra tụ C còn có tác dụng để lọc nhiễu ( các sóng hμi bậc cao )

+ IC 7805 lμ Ic cho điện áp ra ổn định có cực tính dương

+ C2 : tụ dùng để cảc thiện quá trình quá độ vμ giữ cho điện trở ra của mạch đủ nhỏ ở tần số cao

* Nguyên lý lμm việc :

- Điện áp vμo lμ điện áp nguồn xoay chiều 220v , qua máy biến áp

được biến đổi thμnh điện áp xoay chiều 5v Điện áp sau khi biến đổi từ máy

ổn áp

Biến

áp

Mạch chỉnh lưu

Trang 6

biến áp được đưa vμo bộ chỉnh lưu cầu để biến đổi từ điện áp xoay chièu thμnh

điện áp 1 chiều qua 2 nửa chu kì chỉnh lưu điện áp thu được lμ điện áp một

chiều có dạng nhấp nhô không bằng phẳng Để giảm sự nhấp nhô của điện áp

trên tảI ta dùng một tụ lọc mắc song song với tải khi đó trong mạch xảy ra quá

trình phóng nạp của tụ dựa theo sự tăng giảm điện áp sau chỉnh lưu , kết quả lμ

điện áp ra trên tụ có dạng tương đối bằng phẳng Mặt khác các tụ điện còn có

tác dụng lọc các sóng hμi bậc cao , các sóng hμi bậc cao qua tụ C thoát xuống

mass không đưa ra tải do vậy dòng điện qua tải chỉ còn thμnh phần một chiều

vμ một phần thμnh phần hμi bậc thấp

- Điện áp sau khi được lọc qua tụ C sẽ được ổn áp bởi bộ ổn áp dung IC

7805 , điện áp mμ ta thu được có giá trị cố định lμ 5v

I.2 Khối tạo xung CK (xung nhịp)

I.2.1 Mạch tạo xung vuông

-Giới thiệu về sơ đồ

Đây lμ mạch dao động dùng cổng logic (cổng NAND 2 đầu vμo)

U1:A vμ U1:B lμ cổng NAND có 2 đầu vμo nối chụm thμnh 1 như vậy nó

chỉ nhận 2 trạng thái có các đầu vμo cùng giá trị

+Mặt khác nếu ta dùng 1 TZT ngược lμm việc ở chế độ bão hoμ

1 2

3

U1:A

5 6

Trang 7

-Nếu TZT khoá => C =Mức cao = + nguồn

-Nếu TZT dẫn bão hoμ => UCE = 0.2V => C = mức cao vμ B = mức thấp -Ta coi mỗi cổng NAND tương đương với 1 TZT ngược

I.2.2 Mạch dao động xung dùng IC 555

a) Sơ đồ nguyên lý mạch dùng IC 555

-Mạch dao động tạo xung vuông trong 2 trường hợp dùng 2 TZT vμ dùng

IC 555 thì mạch dùng IC 555 có nhiều ưu điểm hơn vì xung ra vuông không bị xén, còn mạch dùng 2 TZT thì xung ra bị xén vμ không lý tưởng, hơn nữa lại cồng kềnh ít được áp dụng

Q1NPN

R 4

GN1

V C 8

TR

CV 5

Trang 8

A2: TZT khuyếch đại đảo

Các điện trở R tạo thμnh một mạng phân áp sao cho Vi=2/3(+)B vμ

Vj=(+)B/3

*Sơ đồ chân IC 555

I.3 Khối đếm xung:

-áp dụng vμo mạch thì khối đếm sẽ đếm:

Rb 1k

Ra 1k

S

R Q_Q +

O2 + O1

1Gnd2Trg3Out4Rst CtlThr56

7Dis

8Vcc

IC 555

Trang 9

- Mỗi Flip-Flop chỉ có một đầu ra Q cũng có 2 trạng thái 0 vμ 1 Cho nên đầu

ra Q tương ứng với 1 bit của số nhị phân

- Nếu ghép các Flip-Flop lại thì kết quả sẽ được số nhị phân có nhiều bit, số bit bằng số Flip-Flop

- Điều kiện cơ bản để hình thμnh một mạch đếm lμ phải có các trạng thái khác nhau mỗi khi có xung đếm vμo

- Số trạng thái khác nhau đó được gọi lμ dung lượng của mạch đếm vμ cũng

được gọi lμ modul của mạch đếm

- Khi đếm đến trạng thái thứ M nếu cứ tiếp tục có xung đếm thì mạch đếm phải

tự động trở về trạng thái ban đầu vμ đếm lại

Trang 10

-Trên hình trình bμy một IC giải mã từ BCD thμnh 7 đoạn của IC TTL

7447 Số BCD được giả mã vμ đặt vμo ngõ vμo A0 , A1 , A2 ,A3 Khi tác động ở

mức thấp thì đèn kiểm tra (LT) tác động tất cả các ngõ ra (từ a đén g), ngõ vào

xoá(BI) tạo tất cả ngõ ra ở mức cao, lμm tắt các hiển thị

- Khi tác động ở mức thấp, ngõ vμo xoá gợn sóng (RBI) xe xoá hiển thị

chỉ khi nó mức 0 Khi ngõ vμo RBI tác động thì chân BI/RBI trở thμnh ngõ vμo

xoã gợn sóng vμ giửm xuống mức thấp (Xoá có nghĩa lμ không gây cho các

Cổng đệm dùng trong trường hợp khi ta cần một dòng điện thúc cho tải tương đối lớn trị số của nó vượt quá khả năng tải dòng của IC lôgíc thì ta cần phải lắp thêm một cổng đệm nằm trung gian giữa IC lôgic vμ tải

LT RBI

g f e d c b a RBO

BI/RBO

Trang 11

Y A

2.Dùng phần tử giao tiếp SCR

a.Giới thiệu về phần tử giao tiếp scr

Thiristor SCR: lμ bộ nắn điện có điều chỉnh bằng chất bán dẫn

Cấu tạo :

Thyristor : được chế tạo từ bốn lớp bán dẫn P1 -N1-P2-N2 đặt xen

kẽ nhau ,giữa các lớp bán dẫn nμy hình thμnh lên các chuyển tiếp P-N lần lượt

lμ J1,J2 ,J3 vμ lấy ra ba điện cực lμ A( anot), K(katôt) vμ cực khống chế (gate)

Nguyên lý lμm việc của SCR :

Bốn lớp bán dẫn của SCR có thể chia thμnh hai cấu trúc transitor lμ P1,N1,P2 ,vμ N1 ,P2,N2 vμ kí hiệu quy ước của thyristor

Nguyên lý lμm việc vμ đặc tuyến của SCR xét mạch điện như hình vẽ

P

A

K

G

N1 P2

N2

Trang 12

Trường hợp phân cực thuận với Uak >0 (A nôí với cực dương K nối với cục âm

đầu tiên xét trường hợp cực G hở Ig =0 chuyển tiếp J1,J3 lúc nμy được phân cực thuận còn J2 phân cực ngược Khi Uak còn nhỏ dòng SCR quyết định bởi dòng dò ngược của J2 Xét chung cho cả SCR thì dòng chạy qua SCR lμ dòng dò thuận Ifx giá trị của dòng dò thuận vμ dòng dò ngược khoảng 100 mA Khi Uak tăng tới một giá trị xấp xỉ điện áp đánh thủng , chuyển tiếp J2 Điện

áp thuận ứng với giá trị nμy gọi lμ điện áp đánh thủng Ube Khi điện áp thuận tăng tới một giá trị nμo đó dòng Ic0 trong SCr đủ lớn dẫn tới lμm cho Q1,Q2 trong sơ đồ như hình vẽ mở vμ lập tức chuyển sang trạng thái bão hoμ SCR mở

Trang 13

Điện áp Ugk đã cung cấp một dòng Ig lớn hơn dòng mở cực tiểu của Q2 nhưng

điện áp Uak vẫn chưa đủ lớn để phân cực cho Q1 vμ Q2 thì SCr vẫn chưa mở

Phương pháp mở bằng dòng trên cực điều khiển

Điện áp Uak khi SCR mở Uf= Ueb1 + Uec2 = Uec1 +Ueb2= 0.7+0.2

=0.9v khi SCR chưa mở gọi lμ miền chắn thuận Miền ứng SCR dã mở gọi lμ miền dẫn thuận

Sau khi các điều kiện kích mở đã kết thúc Muốn duy trì cho SCR luôn

mở thì phải dảm bảo cho dòng điện thuận Ie phải lớn hơn một giá trị nhất định gọi lμ dòng ghim Ih trong quá trình SCr mở Ig vãn được duy trì thì giá trị dòng ghim tương ứng sẽ giảm đi khi Ig tăng lên

Các tham số của SCR

Dòng điện thuận cực đại Iamax hay Ifmax đây lμ giá trị lớn nhất qua SCR

mμ SCR có thể chịu đựng được liên tục

điện áp ngược cực đại,lμ điện áp ngược lớn nhất dặt lên SCR mμ SCR không bị đánh thủng khoảng 100 đến 1000v

Dòng điện kích G cực tiểu Ig min lμ dòng cực điều khiển nhỏ nhất để mở SCR

Thời gian mở SCR Tmở thời gian cần thiết để SCR chuyển từ trạng thái khoá sang trạng thái dẫn khoảng vμi s

Trang 14

* Cấu tạo chung: gồm các diode phát quang đ−ợc đấu chung các đầu anode hoặc cathode lại với nhau vμ đ−ợc sắp xếp theo hình số 8 các đầu còn lại đ−ợc

đ−a ra ngoμi lμm các đầu vμo

Đối với loại Cathode chung thì chân Cathode nối xuống mass (0V), còn các chân a, b, c, d, e, f, g, dp điều khiển sao cho:

+ Nếu = 0 thì các thanh tối: Nếu = 1 thì các thanh sáng

Có 2 loại led 7 thanh lμ loại có:

a b c d e f g

-V +V

a

Dạng Ktốt chung Dạng Anốt chung

Tác động ở mức thấp Tác động ở mức cao

Trang 15

Giả sử mạch tác động ở mức logic thấp ta có bảng chức năng sau:

-Dùng bảng Karnough để tối thiểu hμm Boolen dạng OR- AND đối với các giá trị 0 của hμm đầu ra(hμm đảo) Sau đó lấy đảota được dạng NOR-AND đối với giá trị của hμm đầu ra như sau:

Trang 17

Y A

c.Bảng sự thật:

Cổng not hoạt động theo bảng chân lý trên

d Biểu diễn cổng not bằng mạch điện và

Trang 18

Y

A B C Y

A B

Cổng OR hai đầu vμo Cổng OR ba đầu vμo

c Bảng sự thật :

d Biểu diễn cổng OR bằng một mạch điện thay thế đơn giản:

e Dạng xung của cổng OR:

I.7.3 Cổng Và (AND gate):

Trang 19

Víi A,B N lμ c¸c biÕn sè ®Çu vμo,Y lμ ®Çu ra

Mét cæng AND cã thÓ cã nhiÒu ®Çu vμo nh−ng th«ng th−êng nã chØ cã tõ

A B

Cæng AND 2 ®Çu vμo Cæng AND 3 ®Çu vμo

A

DB DA

Trang 20

SVTH: Ph¹m §«ng D−¬ng 20 Líp: §K – KT§2

Y

A B

e)D¹ng xung cña cæng AND:

D¹ng sãng cña cæng and ®−îc thÓ hiÖn nh− h×nh vÏ

Ta cã thÓ biÓu diÔn d¹ng sãng cña cæng and nh− h×nh trªn víi A,B lμ d¹ng sãng ®Çu vμo cßn Y lμ d¹ng sãng ®Çu ra ChØ khi nμo 2 ®Çu vμo A,B ë møc cao th× ®Çu ra Y míi ë møc cao

I.7.4 Cæng Vµ §¶o(NAND gate):

Trang 21

d Biểu diễn bằng mạch điện và mạch bán dẫn đơn giản:

e Dạng xung của cổng NAND :

Cổng NOR có thể có 2 hoặc nhiều đầu vμo

Rc Rb

Ur

Vcc Vcc

A

DB DA

Trang 22

d Biểu diễn cổng NOR bằng một mạch điện và một mach bán dẫn đơn giản

Cần chú ý tụ C trong mạch điện dùng để chống ngắn mạch nguồn 220v

AC đầu vμo khi các công tắc A,B đều ở trạng thái đóng

Mạch bán dẫn thể hiện sự hoạt động của cổng NOR như hình vẽ

Chỉ khi nμo 2 đầu vμo ở mức thấp thì đầu ra mới ở mức cao còn lai các trường hợp khác thì đầu ra đều ở mức thấp

C

Q2 NPN

Rc Rb

Ur

Vcc Vcc

A

DB DA

Trang 23

d Biểu diễn sự hoạt động của cổng EXOR bằng một mạch lôgíc đơn giản:

Y

B A

Trang 24

Cổng NOR lμ 1 l;oại cổng lôgíc nó có khả năng thực hiện thuật toán phủ

định tích lôgíc loại trừ của biến số đầu vμo : tức lμ Y=

c Bảng chân lý :

Bảng chân lý của cổng loại trừ NOR

đ−ợc xây dựng nh− hình vẽ Khi cả hai đầu vμo

ở mức cao hoặc ở mức thấp thì đầu ra có mức

cao , còn khi một trong hai đầu vμo ở mức thấp

hoặc ở mức cao thì đầu ra ở mức thấp

A

e Dạng xung của cổng loại trừ NOR:

Trang 25

Cổng đệm dùng trong trường hợp khi ta cần một dòng điện thúc cho tải tương đối lớn tri số của nó vượt quá khả năng tải dòng của IC lôgíc thì ta cần phải lắp thêm một cổng đệm nằm trung gian giữa ic lôgic vμ tải

b Kí hiệu của cổng đệm :

Y A

c Bảng chân lý :

Cổng đệm hoạt động theo bảng chân lý trên khi đầu vμo bằng 1 thì đầu

ra bằng 1 vμ khi đầu vμo bằng 0 thì đầu ra cũng bằng 0

R3 R2

Trang 26

I.8.1.1.Mạch FF cơ bản có cấu trúc là các cổng NAND

Kí hiệu của FF kiểu RS dùng cổng NAND hai đầu vμo

Với S,R lμ hai đầu vμo (S=set , R= reset)

Q , Q lμ hai đầu ra(Qlμ đảo của Q,nếu Q=1 thì Q=0 vμ ng−ợc lại)

1 2

Trang 27

Bảng chân lý của FF kiểu RS có cấu trúc RS lμ đầu vμo

Qn, Qn lμ những trạng thái đầu ra ở thời điểm hiện tại

Q0, Q0 lμ các trạng thái của các đầu ra ở thời điểm trước

I.8.1.2.Flip-Flop RS tác động bởi xung đồng bộ

Trang 28

Bảng trạng thái :

Căn cứ bảng chân lý ta thấy

khi xung ck ở mức thấp thì hai cổng NAND ở đầu vμo bị khoá bởi vậy cả hai

tín hiệu ở hai đầu vμo S vμ R không được truyền tới đầu ra

Khi Ck ở mức cao thì hai cổng NAND ở đầu vμo được mở ra

I.8.2 Flip-Flop JK

a.Sơ đồ cấu trúc của FF JK :

Các FF kiểu RS có điểm không thuận tiện lμ khi R=S=1 hoặc R=S=0 thì

các đầu ra rơi vμo trạng thái bất ổn cả Q vμ tạm thời ở cùng một trạng thái

Bởi vậy người ta khắc phục bằng cách đưa thêm 2 mạch AND ở đầu vμo R vμ S

Trang 30

Nối chung 2 ngõ vμo của J,K cua FF JK ta đợc FF T

Tính chất của FF T đợc thể hiện qua bảng trạng thái sau:

D CK

Trang 31

- Khi T=1, FF đổi trạng thái mỗi khi có xung Ck tác độ

Giản đồ xung của FLIP-FLOP T:

CHƯƠNG II

thiết kế mạch

II.1 sơ đồ khối :

Trang 32

Nguồn 12 V DC cấp cho rơle hiển thị ra chuông

-Tạo xung CK: Tạo ra dao động xung đ−a đến bộ đếm

-Bộ đếm xung CK : khống chế cho đúng yêu cầu đề bμi vμ đ−a đến phần giải mã

- Giải mã :Nhận các xung đã đ−ợc khống chế từ bộ đếm đ−a đến, giải mã xung vμ giao tíêp với led

-Hiển thị : Nhận các tín hiệu từ khối giải mã để hiển thị ra các số đếm đồng thời đ−a ra chuông để hiển thị theo yêu cầu đề ra

Khối nguồn

Khối hiển thị

Khối tạo xung chuẩn

Khối bộ

đếm thời gian

Khối thiết lập đầu vμo

Rơ le

Chuông

Nguồn 12V

~ 220V/50Hz

Định dạng
Số trang	56
Dung lượng	566,87 KB

Thiết kế mạch điện tự đông báo giờ cho 5 tiết học với yêu cầu: mỗi tiết học trong 45 phút, giờ giải lao giữa các tiết là 5 phút , giờ giải lao giữa tiết 3 và 4 là 15 phút

IỊ2.4. Phần giao tiếp với chuông dùng SCR