Thiết kế và thi công mạch menu điện tử

Trang 1

BỘ GIÁO DỤC VÀ ĐÀO TẠO

TRUONG DAI HOC DAN LAP KY THUẬT CƠNG NGHỆ THANH PHO HO CHi MINH

SRR eR OR eo RR RE

KHOA DIEN - DIEN TU

Trang 2

LUẬN VĂN TỐT NGHIỆP GVHD : Th.S Nguyễn Thị Ngọc Anh MỤC LỤC Trang LỜI CẢM ƠN 1 LỜI MỞ ĐẦU 2 MỤC LỤC 7 PHAN I: CO SO LY THUYET CHUONG I KHAO SAT VI DIEU KHIEN AT 89C51 9 A GIỚI THIỆU VỀ HỌ MCS-51 9 B BỘ VI XỬ LÝ AT 89C51 9 11.7) 086 11 IN®:(0(9/9/cEu//.09 (ae 90 12 In tg tà 12

2 Các ngõ tín hiệu điều khiển 5 sành ng 12

HI TỔ CHỨC BÊN TRONG VI ĐIỀU KHIỂN -22 22222222 14 uy f0 5) 7a ỒỀỒỒDẦ 14 2 Bộ nhớ ngồi 20 3 Các chế độ của 8951 23 a Chế độ giảm cơng suấtt «rreriiiiiiirrrririie 23 b Chế độ nghỉ -coeccceeserxirrerercee 24 À 0:(07.0610)(0/90 1127:1060 018 24 c8 Na 24

2 Các thanh ghi điều khiển 'Timer - GÀ nhe 25 3 Các nguồn xung nhịp cho 'Timer HH 4 Sự bắt đầu , kết thúc và sự điều khiển 'Timer Seeerrree

CC GHI nsaYSY'yxyyyyxn

Trang 3

LUẬN VĂN TỐT NGHIỆP GVHD : Th.S Nguyễn Thị Ngọc Anh

|——————EằẦ-——nn-——S—_

6 Chế độ Timer và cờ trần - -.rrrririiiririrrrirdriiiriiiirimiriee 29

'Z+0:30 6ï: 77 .ƠỎƠ 31

1 Giới thiệu _ sn 31

2 Thanh ghi điều khiển port nối tiếp SCON 3]

VI HOAT DONG NGAT svn _ 33 1 Tổ chức ngắt re 33 a Cho phép và cấm ngắt secon 33 b Uu tién ngdtt 34 c Hỏi vịng tuần tự -eceeeereerree 34 2 Các cờ ngắt eersreeree ; 34

3 Ngắt do port nối tiếp sete 35

CHƯƠNG II: GIAO TIEP VAT Ls 36 a I TONG QUAN _ 36 II MƠ TRƯỜNG TRUYỀN ¬ 1 Cáp kim loại van 36 2 Cáp quang -e-ceerririiiiiirirrriiiiirirrrrirke 37

3 Đường truyền vơ tuyến we Hee 37 HI SỰ SUY HAO VÀ MÉO DẠNG TÍN HIỆU 22 Snnnrrmrre 38

1 Sự suy haO c HH 10 n.HlmiiiHrimtrimtntitiiTltrlmrritererie 38 2 Giới hạn băng thơng "- ƠƠ1 ƠỎƠ 38 3 Sự biến dạng do trễ pha -eeerrirrrrririririerirrriirriirriimrmrr 38

4 Sự can nhiễu HH ke seceuseesesvnssessuneenivasseeuneseenasases 39

TV CÁC LOẠI TÍN HIỆU 2.-22tt me mrrrrrrrrrrririrreiiraooo

1 Chuẩn V.28 ¬ " sessessesessosseususssensssesesssussnsonsnesse DD a

Trang 4

2 Dịng 20mA cai

”a: 27V an n 111

V CHUẨN GIAO TIẾP NỐI TIẾP RS-232

1 Giới thiệu chuẩn RS-232 kh HhHHhn esrrrersed 41 „4Ì 41 43

2 Chuẩn giao tiếp RS-232C

a Vai nét co ban về cổng nối tiếp 43

b Đặc điểm kỹ thuật của RS-232C

3 Giao tiếp RS-232 với TTL

4 Kết nối RS-232 với các thiết bị 45 45 46 47 VI GIỚI THIỆU CÁC IC TRUYỀN TÍN HIỆU 1.MAX232 47 2 DS75176B ( RS485 ) 47

CHUONG IIL GIAO TIẾP KẾT NỐI SỐ LIÊỤ, -c-s

I CÁC KHÁI NIỆM CƠ BẢN 1 Các chế độ thơng tin 2 Các chế độ truyền 3 Kiểm sốt lỗi see 4 Các hình thức truyền 5 Mã truyền 5S HH , mnrrrirririiie

6 Đơn vị đo lường

Trang 5

II THƠNG TIN NỔI TIẾP ĐỒNG BỘ -2-222 mmmrre 53

1 Nguyên tắc đồng bộ biL sen 53 2 Nguyên tắc đồng bộ thiên hướng ký tự H-eneeree 53

3 Nguyên tắc đồng bộ thiên hướng bit Hee 54

TY CÁC NGHỊ THỨC TRUYỀN DỮ LIỆU 54

1 Kiểm tra lỗi 54

2 Điều khiển lứu lượng sass 55

PHẲN II: TÍNH TỐN THIẾT KẾ VÀ THỊ CƠNG A PHẦN CỨNG secu 58 ` 8i 8n .ố 58 2 Thiết kế moduÌe 22th 1 711 7 r-1 27 0 -0.0.100001.11 m10011 1000 000.91E, 59 a Sơ đ khối “ “ 59

b Tính tốn thiết kế cho từng khối e-eeeesrnrerrrrririmririiiiiiririrriiiiiee 59

c Sơ đơ nguyên lý 63

3 Thiết kế mạch giao tiếp 64 ÿNe,7 1.00B8BẺ8B8886 1111111 nà 64 b Sơ đồ khối ve _— - .64 c Sơ đỗ chỉ tiết -.«- " 64 d Tính tốn và thiết kế - -e e a 65 4 Phương án kết nGL cscssoscssecscsecsntieememenusunsussnnesmessnesennnsseenensninnersnenenasenanenestanst 65

5 Sơ đồ tồn bộ hệ thống c1 tri 66

a Sơ đồ nguyên Ïý -eererriereHirrrieriirriiirrrriirrirrrirrtiiirimirimrrirtrrtrrirtrre 66

b Nguyên lý làm 2m8 Ơ 14

ae

Trang 6

LUẬN VĂN TỐT NGHIỆP GVHD : Th.S Nguyễn Thị Ngọc Anh B PHẨNMỀM 68

1 Chương trình điều khiển modute 68

2 Chương trình quản lý các module 76

KẾT LUẬN 81

TÀI LIỆU THAM KHẢO 82

Trang 8

LUẬN VĂN TỐT NGHIỆP GVHD :Th.S Nguyễn Thị Ngoc Anh

CHUONGI: KHAO SAT VI DIEU KHIỂN AT 89C51

A GIGI THIEU VE HO MCS - 51 > Dac diém chung

Microcontroller là một mạch tổ hợp bao gồm : 1 bộ vi xử lý, bộ nhớ ROM, RAM,

L/O, các Port, Timet va Clock Họ vi điều khiển MCS - 51 gồm các IC : pP8031, pP8051

, P8751, uP8951, "P8032, "P8052, nP8752

Các IC tiêu biểu của họ MCS - 51 được để cập là nP8051 và "P8951 Chúng đều cĩ các đặc điểm chung sau :

- 128 Bytes RAM nội - 4 KBytes ROM

- 4 Port xuất nhập ƯO 8 bít

- 2 bộ Timer / Counter 16 bit

- 1 Port giao tiếp nối tiếp

- 64 KB khơng gian bộ nhớ chương trình ngồi ( cĩ thể mở rộng lên đến 256 KB ) - 64 KB vùng nhớ đữ liệu ngồi ( cĩ thể mở rộng lên đến 256 KB )

- Bộ xử lý Boolean ( thao tác trên các bít đơn )

- 210 vị trí nhớ cĩ thể định vị bit

- 4 us cho hoạt động nhân hoặc chia

B BỘ VI XỬ LÝ AT 89C5I :

AT 89C51 là một bộ vi xử lý 8 bit kiểu CMOS cĩ tính năng hoạt động tốt với 4KB

bộ nhớ EPROM ( bộ nhớ chỉ đọc cĩ thể xố và lập trình được ) Bộ xử lý này được chế

tạo áp dụng cơng nghệ sản xuất bộ nhớ ổn định dung lượng lớn của hãng ATMEL, tương thích với chân ra và bộ chỉ thị theo tiêu chuẩn cơng nghé MCS - 51

Bộ nhớ Flash cho phép nhớ chương trình cài đặt trong hệ thống hoặc do ngơn ngữ

lập trình cĩ bộ nhớ ổn định theo quy ước Bằng cách kết hợp một CPU 8 bit đa năng với

bộ nhớ Flash trên cùng một chip đơn thể AT 8951 trở thành một bộ vi xử lý hoạt động mạnh, cung cấp một giải pháp hiệu quả về kinh tế và cĩ tính linh hoạt cao trong nhiều ứng dụng điều khiển liên quan

Trang 9

GVHD :Th.S Nguyễn Thị Ngọc Anh LUẬN VĂN TỐT NGHIỆP INT INTO Timerl TimerO0 SERIAL PORT vv Ỷ 1 INTERRUPT OTHER RAM | |ROM | |TIMERI 4T CONTROI REGISTER 4KB * 128 TIMERo |«@10 OSCILATOR BUS VO PORT SERIAL CONTROL PORT A A t — EA E y | AUF ab TXD RXD T + B80 1 Pa PIP2 P3 Ww “ ADDRESS/DATA

Hình 1.1 : Sơ đồ cấu tạo bên trong của họ MCS - 51

Bảng mơ tả sự khác nhau giữa các IC trong họ MCS - 51 Loại | Bộ nhớ ROM | Bộ nhớ RAM | Timer uP8031 OK 128 Bytes 2 uP8051 4K 128 Bytes 2

Trang 10

| LUẬN VĂN TỐT NGHIỆP GVHD :Th.S Nguyén Thi Ngoc Anh

AT 89C51 cĩ đặc tính tiêu chuẩn sau : bộ nhớ Flash 4 KB, bộ nhớ RAM 128 Bytes, | 32 đường LO, bộ đếm 16 bit, cấu trúc ngắt hai mức 5 vector, một cổng serial đơi hồn

| chỉnh, cĩ bộ dao động gắn trên chip và mạch đồng hồ Hơn nữa, AT 89C51 cịn được thiết

kế cổng logic tĩnh để hoạt động ở tân số Zero, hỗ trợ hai chế độ lưu nguồn chọn lọc phần

| mém Ché dé nghi ( Idle ) vừa ngắt CPU; vừa cho phép RAM, bộ định thời / bộ đếm, cổng | serial và hệ thống ngắt liên tục làm việc Chế độ Power Down lưu các nội dung trong

| RAM nhưng cản trở bộ dao động làm việc, vơ hiệu hĩa các chức năng khác của chip cho

đến khi nhấn RESET phần cứng kế tiếp

| 1 SƠ ĐỒ CHAN

8951 cĩ tất cả 40 chân, chức năng như các đường xuất nhập Trong đĩ 24 chân cĩ

| cơng dụng kép; mỗi đường cĩ thể hoạt động như đường xuất nhập, hoặc như đường điều

khiển, hoặc là thành phần của Bus dữ liệu và Bus địa chỉ

| P1.0 VCC 40

| H— 2| P11 PO.0/ADG

| o—34 p42 POV/AD Peo

Trang 11

LUẬN VĂN TỐT NGHIỆP GVHD :Th.S Nguyễn Thị Ngọc Anh

Il CHUC NANG CUA CAC CHAN:

1.Cac Port : > Port 0

Bao gồm các chân từ 32 đến 39 ( P0.0 + P0.7 ) Đây là Port cĩ hai chức năng :

- Sử dụng bộ nhớ nội: là Port ƯO thơng dụng, dùng trong các thiết kế cỡ nhỏ (

khơng dùng bộ nhớ mở rộng )

- Sử dụng bộ nhớ ngồi: là Bus phân kênh Address / Data Bus đối với thiết kế lớn

Chú ý: khi thiết kế Port 0 thì phải cĩ điện trở kéo lên

> Port 1

Đây là Port /O trên các chân 1 + 8 ( P1.0 + P1.7 ) Port này chỉ cĩ một chức năng

duy nhất là dùng để giao tiếp LO Đối với „P8032 / uP8052 cịn sử dụng P1.0 như ngõ vào điều khiển Timer 2

> Port 2

Đây là Port cĩ cơng dụng kép trên các chân 21 + 28 ( P2.0 + P2.7 ), được dùng như

các đường xuất nhập là Bytes cao của Bus địa chỉ đối với các thiết kế dùng bộ nhớ mở

rong

> Port 3

Đây là Port cĩ cơng dụng kép trên các chân 10 + 17 Các chân của Port này cĩ

nhiều chức năng, các cơng dụng chuyển đổi cĩ liên hệ với các đặc tính đặc biệt của 8951 như bảng sau :

Bit Tén Chức năng chuyển đổi

P20 | RXD Dữ liệu nhận cho Port nối tiếp

P31 | TXD Dữ liệu phát cho Port nối tiếp P3.2 | INTO Ngõ vào ngắt ngồi 0

P3.3 JNTI Ngõ vào ngắt ngồi Í P3.4 T0 Ngõ vào của Timet / Counter 0 P3.5 Tl Ngõ vào của Timet / Counter 1

P3.6 WR | Tín hiệu ghi dữ liệu lên bộ nhớ ngồi

P3.7 RD Tín hiệu đọc bộ nhớ dữ liệu ngồi

2 Các ngõ tín hiệu điều khiển

> Ngõ tín hiệu PSEN ( Program Store Enable )

PSEN là tín hiệu ngõ ra ở chân 29 Nĩ là tín hiệu điều khiển cho phép bộ nhớ

chương trình mở rộng, thường được nối đến chân OE ( Output Enable ) cia EPROM dé

cho phép đọc các byte mã lệnh

PSEN ở mức thấp trong thời gian Microcontroller 8951 lấy lệnh Các mã lệnh của

chương trình được đọc từ EPROM qua Bus dữ liệu và được chốt vào thanh ghi lệnh bên

eg

Trang 12

LUẬN VĂN TỐT NGHIỆP GVHD :Th.S Nguyễn Thị Ngọc Anh ———————TmmyTmTmmmTmrmrr——— -r —>>>>>am——= trong 8951 để giải mã lệnh Khi 8951 thực thi chương trình trong ROM nội thì PSEN ở mức logic Ì

> Ngõ tín hiệu điều khiển ALE / PROG ( Address Latch Enable )

Khi 8951 truy xuất bộ nhớ bên ngồi, Port 0 cĩ chức năng là Bus đữ liệu và Bus địa

chỉ Do đĩ, phải tách các đường địa chỉ và dữ liệu Tín hiệu ra ALE ở chân thứ 30 dùng

làm tín hiệu điều khiển để giải đa hợp các đường địa chỉ và đữ liệu khi kết nối chúng với IC chốt

Tín hiệu ra ở chân ALE là một xung trong khoảng thời gian nửa chu kỳ đầu Port 0

đĩng vai trị là byte thấp của Bus địa chỉ, nên việc chốt địa chỉ là hồn tồn tự động Sau

đĩ các đường Port 0 dùng để xuất / nhập dữ liệu trong nửa chu kỳ sau của bộ nhớ

® ] > ^

Các xung tín hiệu ALE cĩ tốc độ bằng ~ lần tần số dao động trên chip, và cĩ thể 6

dùng làm tín hiệu Clock cho các phần khác của hệ thống Ngoại trừ khi thi hành lệnh MOVX thì một xung ALE sẽ mất Chân ALE được dùng làm ngõ vào xung lập trình cho

‘EPROM trong 8951

> Ngõ tín hiệu E4 / VPP ( External Access )

-Tín hiệu vào E4 ở chân 31 thường được mắc lên mức cao ( +5V ) hoặc xuống

mức thấp ( GND )

- Nếu mắc ở mức cao thì 8951 sẽ thi hành chương trình từ ROM nội

- Nếu ở mức thấp thì 8951 sẽ thực thi chương trình từ bộ nhớ mở rộng

Chân #44 cịn được dùng làm chân cấp nguồn 12 V khi lập trình cho EPROM trong

8951

> Ngõ tín hiệu RST ( Reset )

Ngõ vào RŠST trên chân 9 là ngõ Reset của 8951 Khi tín hiệu này được đưa lên

mức cao ( ít nhất là hai chu kỳ máy ), các thanh ghi bên trong 8951 được tải những giá trị thích hợp để khởi động hệ thống Khi cấp điện, mạch tự động Reset

> Các ngõ vào dao động XTAL1 , XTAL2

8951 cĩ một bộ dao động trên chip Nĩ thường được nối với một thạch anh giữa hai

chân 18 và 19 Tần số thạch anh thơng thudng 14 12 MHz > Các chân nguồn

8951 vận hành với nguồn đơn +5 V Vcc nối vào chân 40 và Vạ; ( GND ) nối vào

chân 20 l

Trang 13

LUẬN VĂN TỐT NGHIỆP GVHD :Th.S Nguyễn Thị Ngọc Anh II TỔ CHỨC BÊN TRONG VI ĐIỀU KHIỂN: 1 Tổ chức bộ nhớ : FFFF FFFF FF CODE DATA Memory Memory 00

On — Chip Enable Enable Memory via via RD &

PSEN WR 0000 0000

Hinh 4.3 : External Memory

Bộ nhớ 8951 theo cấu trúc Harvard : cĩ những vùng bộ nhớ riêng biệt cho chương

trình va đữ liệu , chúng cĩ thể mở rộng bằng các thanh phan ngồi lên đến tối đa 64 KB

bộ nhớ chương trình và 64 KB bộ nhớ dữ liệu

Bộ nhớ bên trong bao gồm EPROM và RAM trên chip RAM trên chip bao gồm

nhiều thành phần : phần lưu trữ đa dụng , phần lưu trữ địa chỉ hĩa từng bit, các Bank

thanh ghi chức năng đặc biệt

Cĩ hai đặc tính cần chú ý :

Các thanh ghi trong Port xuất nhập đã được xếp trong bộ nhớ và cĩ thể truy xuất

trực tiếp giống như các địa chỉ bộ nhớ khác

- Ngăn xếp bên trong RAM nội nhỏ hơn so với RAM ngồi như trong các bộ vi xử

lý khác

i ee

Trang 14

Địa chỉ byte 7F PREARBRRS 29 28 27 26 25 24 23 22 21 20 1F 18 17 10 OF 08 07 00 LUAN VAN TOT NGHIEP > Bảng tĩm tắt các vùng nhớ 6951 Dia chi bit RAM da dung 7F 7E 7D 7C 7B 7À 79 78 77 76 75 74 73 72 7 70 6F 6E 6D 6C 6B 6A 69 68 67 66 65 64 63 62 61 60 SF 5E 5D 5C 5B SA 59 58 57 56 55 54 53 52 51 50 4F 4E 4D 4C 4B 4A 49 48 47 46 45 44 43 42 41 40 3F 3E 3D 3C 3B 3A 39 38 37 36 35 34 33 32 31 30 2F 2E 2D 2C 2B 2A 29 28 27 26 25 24 23 22 21 20 1F 1E 1D 1C 1B 1A 19 18 17 16 15 14 13 12 11 10 OF OE 0D 0C 0B 0A 09 08 07 06 05 04 03 02 01 00 Bank 3 Bank 2 Bank 1 Bank thanh ghi 0 ( mặc định cho R0 — R7 ) RAM ———>m SVTH :Nguyễn Phát Đạt Địa chỉ byte F0 E0 D0 B8 B0 A8 A0 99 98 90 8D 8C 8B 8A 89 88 87 83 82 81 80

GVHD :Th.S Nguyén Thi Ngoc Anh

Trang 15

LUẬN VĂN TỐT NGHIỆP GVHD :Th.S Nguyễn Thị Ngọc Anh Chi tiết về RAM nội trên chịp :

- Các Bank thanh ghi ( 00H + 1FH )

- RAM địa chỉ hĩa từng bịt ( 20H + 2FH )

- RAM da dung ( 30H + 7FH )

- CAc thanh ghi chifc nang dac biét ( 80H + FFH) > RAM da dung

Moi dia chỉ trong vùng RAM đa dụng đều cĩ thể xuất địa chỉ trực tiếp hay gián tiếp

Trong bảng tĩm tắt trên, 80 bytes đa dụng chiếm các địa chỉ từ 30H đến 7FH, 32

bytes bên dưới từ 00H đến 1FH cũng cĩ thể dùng với mục đích tương tự ( mặc dù các địa

chỉ này đã cĩ mục đích khác )

> RAM cĩ thể truy xuất từng bit

8951 chứa 210 bit được địa chỉ hĩa, trong đĩ cĩ 128 bịt cĩ chứa các byte cĩ địa chỉ

từ 20H đến 2FH và các bit cịn lại chứa trong nhĩm thanh ghi cĩ chức năng đặc biệt

Ý tưởng truy xuất từng bit bằng phẩn mềm là các đặc tính mạnh của

microcontroller xử lý chung Các bịt cĩ thé dat, x6a, AND, OR, với một lệnh đơn Đa số các microcontroller xử lý địi hỏi một chuỗi lệnh đọc - sửa - ghi để đạt được mục đích

tương tự Ngồi ra, các Port cũng cĩ thể truy xuất được từng bit

128 bit truy xuất từng bit này cũng cĩ thể truy xuất như các byte hoặc như các bit

phụ thuộc vào lệnh được dùng

> Các Bank thanh ghỉ

32 bytes thấp của bộ nhớ nội được dành cho các Bank thanh ghi Bộ lénh 8951 hỗ

trợ 8 thanh ghi cĩ tên là RO, RI, , R7 và theo mặc định sau khi Reset hệ thống, các

thanh ghi này cĩ địa chi là OOH, 01H, ., 07H

Các lệnh dùng cho các thanh ghi R0 đến R7 sẽ ngắn hơn và nhanh hơn so với các

lệnh cĩ chức năng tương ứng dùng kiểu địa chỉ trực tiếp Nếu các dữ liệu được dùng

thường xuyên thì nên dùng một rong các thanh ghi nay

Do cĩ 4 Bank thanh ghi, nên tại một thời điểm chỉ cĩ một Bank thanh ghi được truy

xuất bởi các thanh ghi R0 đến R7 Để chuyển đổi việc truy xuất các Bank thanh ghi, ta phải thay đổi các bit chọn Bank trong thanh ghi trạng thái

> Các thanh ghỉ cĩ chức năng đặc biệt

Các thanh ghi nội của 8951 được truy xuất ngầm định bởi bộ lệnh

Các thanh ghi trong 8951 đã định dạng được xem như là một phần của RAM trên

chip Vì vậy, mỗi thanh ghi sẽ cĩ một địa chỉ ( ngoại trừ thanh ghi bộ đếm chương trình và

thanh ghi lệnh vì các thanh ghi này hiếm khi bị tác động trực tiếp ) Cũng như R0 đến R7, 8951 cĩ 21 thanh ghi cĩ chức năng đặc biệt ( SFR : Special Function Register ) ở vùng trên của RAM nội từ địa chỉ S0H đến FFH

Lưu ý : tất cả 128 địa chỉ từ 80H đến FFH khơng được định nghĩa, chỉ cĩ 21 thanh

ghi cĩ chức năng đặc biệt SFR cĩ thể địa chỉ hĩa từng bít hoặc từng byte

truy xuất tự do, dùng kiểu truy

Trang 16

LUẬN VĂN TỐT NGHIỆP GVHD :Th.S Nguyễn Thị Ngọc Anh > Thanh chi trang thái chương trinh PSW( Program Status Word ): | Bit Ky Dia chi Chức năng hiệu | psw.7| CY | D7H Cờ nhớ | psw.6| AC D6H Cờ nhớ phụ | PSW.5| F0 D5H Cờ 0

| PSW.4| RSI D4H Register Bank Select 1

PSW.3 |} RSO D3H Register Bank Select 0 00 = Bank 0 ; address 00H + 07H 01 = Bank 1 ; address 08H + 0FH 10 = Bank 2 ; address 10H + 17H 11 = Bank 3 ; address 18H + 1FH PSW.2 OV D2H Cờ tràn PSW.1 - DIH Dự trữ ( Reserved ) PSW.0 P DOH Cd Parity chấn Trong đĩ :

CY : cờ nhớ thường dùng cho các lệnh số học Ngồi ra, nĩ cịn được xem như

thanh ghi 1 bịt cho các lệnh luận lý thi hành trên bịt

C =1: cĩ mượn ( đối với phép trừ ); cĩ tràn ( đối với phép cộng )

C =0: khơng cĩ mượn ( đối với phép trừ ); khơng cĩ tràn ( đối với phép cộng )

AC ( Auxiliary Carry Flag ): cờ nhớ phụ được sử dụng khi cộng các số BCD, cờ AC

được set nếu kết quả 4 bit thấp nằm trong phạm vi điều khiển 0AH + 0FH

F0 ( Flag 0 ): cờ đa dụng được đùng cho các ứng dụng của người dùng

Các bit chọn Bank thanh ghi truy xuất :

- RS0 và RS1 quyết định dãy thanh ghi tích cực Chúng được xố sau khi reset hệ

| thống và được thay đổi bởi phần mềm khi cần thiết

- Tùy theo RS1 RSO =00, 01, 10, 11 sẽ được chọn Bank tích cực tương ứng là Bank

0, Bank 1, Bank 2, Bank 3

Trang 17

OV ( Overlow flag ): cờ tràn được set sau một hoạt động cộng hoặc trừ nếu cĩ sự

trần tốn học Khi các số cĩ dấu được cộng hoặc trừ với nhau, phần mềm cĩ thể kiểm tra bit này để xác định xem kết quả cĩ nằm trong tầm xác định hay khơng ? Khi các số khơng

dấu được cộng thì bit OV được bổ qua Các kết quả lớn hơn +127 hoặc nhỏ hơn — 128 thì

bit OV sẽ là 1

P ( Evev Parity Flag ) :bit tự động được Set hay Clear ở mỗi chu kỳ máy để lập Parity chấn với thanh ghi A Việc đếm các bit 1 trong thanh ghi A cộng với bịt Parity luơn

luơn là số chắn

Ví dụ : Với chuỗi 10100011 thì P= 1

Bit Parity thường được dùng trong sự kết hợp với những thủ tục của Port nối tiếp để tạo ra bit Parity trước khi phát đi hoặc kiểm tra bit Parity sau khi thu

> Thanh ghỉ A (ACC ) : là thanh ghi tích ở địa chỉ EOH, được địa chỉ hĩa từng bịt > Thanh ghi B: là thanh ghỉ đệm đa dụng ở địa chỉ F0H, được địa chỉ hĩa từng bịt Nĩ được dùng cùng với thanh ghi A trong các phép tốn nhân, chia

- Đối với phép nhân: lệnh MUL AB sau khi được thi hành, sẽ trả về kết quả 16 bịt

với byte cao đặt vào A ( 8 bít ), cịn byte thấp thì đặt vào B ( 8 bít )

- Đối với phép chia: lệnh DIV AB sau khi được thi hành, sẽ trả về kết quả với

thương số đặt vào A (8 bit ), cịn số dư thì đặt vào B ( 8 bít )

> Con trỏ ngăn xếp SP ( Stack Poirter ): là một thanh ghi 8 bit ở địa chỉ 81H Nĩ

chứa địa chỉ của byte dữ liệu hiện hành trên đỉnh ngăn xếp Các lệnh trên ngăn xếp bao

gồm các lệnh cất dữ liệu vào ngăn xếp ( PUSH ), và lấy dữ liệu ra khỏi ngăn xếp ( POP ) Lệnh cất đữ liệu vào ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu, và lệnh lấy ra khỏi

ngăn xếp sẽ làm giảm SP Ngăn xếp được lưu giữ trong RAM nội và giới hạn các địa chỉ

cĩ thể truy xuất bằng địa chỉ gián tiếp, chúng là 128 byte đầu của 8951

- Để khởi động SP với ngăn xếp bắt đầu tại địa chỉ 60H, các lệnh sau đây được

đùng :

MOV SP, #5F

- Với lệnh trên thì ngăn xếp của 8951 chi c6 32 byte vi địa chỉ cao nhất của RAM trên chip là 7FH Sở đĩ giá trị 5FH được nạp vào SP ví SP tăng lên 60H trước khi cất byte

dữ liệu

- Khi Reset 8951, SP sẽ mang giá trị mặc định là 07H và dữ liệu đầu tiên sẽ được

cất vào ơ nhớ ngăn xếp cĩ địa chỉ 08H Nếu phần mềm ứng dụng khơng khởi động SP

một giá trị mới thì bank thanh ghi 1 cĩ thể cả 2 và 3 sẽ khơng dùng được vì vùng RAM

này đã được dùng làm ngăn xếp Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH và POP để lưu trữ tạm thời và lấy lại dữ liệu, hoặc truy xuất ngầm bằng lệnh gọi chương

a

Trang 18

———— TT TTmymmTTETETTTTEEmmm>———>>—>n nennm

trình con ( ACALL, LCALL ) và các lệnh trở về ( RET, RETD để lưu trữ giá trị của bộ

đếm chương trình khi bắt đầu thực hiện chương trình con và lấy lại khi kết thúc chương

trình con

> Con trỏ dữ liêu DPTR ( Data Poiuer ): được dùng để truy xuất bộ nhớ ngồi

DPTR là một thanh ghi 16 bit và được phân ra ở các địa chỉ 82H ( DPL: byte thấp ) và 83H ( DPH : byte cao ) Ba lệnh sau đây ghi 55H vào RAM ngồi ở địa chi 1000H :

MOV A, #55H

MOV DPTR, #1000H MOV @DPTR, A

Lệnh đầu tiên sử dụng kiểu định địa chỉ tức thời để nạp hằng dữ liệu 55H vào

thanh chứa A Lệnh thứ hai cũng sử dụng kiểu định địa chỉ tức thời, nạp hằng địa chỉ 16- bit 1000H cho con chỏ dữ liệu DPTR Lệnh thứ ba sử dụng kiểu định địa chỉ gián tiếp di

chuyển giá trị 55H chứa trong thanh ghi A đến RAM ngồi tại địa chỉ chứa trong DPTR( 1000H ) > Céc thanh ghi Port ( Port Register ): gsm b6n thanh ghi dugc dia chi hĩa từng bịt : - PO 6 dia chi 80H - Pl ở địa chỉ 90H - P2 ở địa chỉ A0H - P3 ở địa chỉ BOH

> Cac thanh ghi Timer ( Timer Register ): 8951 cĩ hai bộ Timer / Counter 16 bit

dùng cho việc định thời hay đếm sự kiện

- Timer 0 : 8AH ( TLO: byte thap ) va 8CH ( THO)

- Timer 1 : 8BH ( TLI : byte thấp ) và 8DH ( THỊ )

Việc vận hành Timer được Set bởi thanh ghi khởi động TMOD ( 89H ) và thanh ghi điều khiển TCON ( 88H ) Chỉ cĩ thanh ghi TCON được địa chỉ hĩa từng bịt

> Các thanh ghỉ Port nối tiếp (_ Serial Port Register ): 8951 chứa một Port nối tiếp để trao đổi thơng tin với các thiết bị viễn thơng hoặc các IC giao tiếp nối tiếp Một thanh ghi đệm dữ liệu nối tiếp SBUF ( 99H ) sẽ giữ cả hai dữ liệu truyền và đữ liệu nhập Khi

truyền đữ liệu thì ghi lên SBUF, khi nhận dữ liệu thì đọc SBUF Các mode vận hành khác

nhau được lập trình qua thanh ghi điều khiển Port nối tiếp ( SCON ) được địa chỉ hĩa từng

bit 6 dia chi 98H

> Các thanh ghi ngắt ( Ierrupt Register ) : 8951 cĩ 5 nguồn ngắt, trong đĩ cĩ hai - mức ưu tiên Các ngất bị cấm sau khi Reset hệ thống và sẽ cho phép ngắt bởi thanh ghỉ

IE ( A8H ) , cdc thanh ghi này được địa chỉ hĩa

Trang 19

LUẬN VĂN TỐT NGHIỆP GVHD :Th.S Nguyễn Thị Ngọc Anh eee

> Thanh ghi diéu khién nguon PCON ( Power Control Register ) :

Thanh ghi PCON ( 87H ) chứa nhiều bit điều khiển được tĩm tắt như sau :

Bit] Ký Ý nghĩa

hiệu

7 | SMOD | Bit tăng tốc độ Baud , nế được Set thì tốc độ Baud tăng

gấp đơi trong các mode 1, 2, 3 6 - Khơng định nghĩa 5 - Khơng định nghĩa 4 - Khơng định nghĩa

3 GEFl Bit cd đa năng Í

2 GFO Bit cd da nang 0

1 PD | Set để khởi động mode giảm cơng suất ( Power Down ) ,

chỉ thốt khi Reset hệ thống

0 | IDL Set để khởi động mode chờ ( IDLE ) và thốt khi ngắt

mach hoac reset

Các bit điều khiển Power Down và IDLE cĩ tác dụng chính trong tất cả các IC họ

MSC - 51, nhưng chỉ được thi hành trong sự biên dịch của CMOS

2 Bộ nhớ ngồi ( external memory ) :

AT 8951 cĩ khả năng mở rộng bộ nhớ đến 64K byte bộ nhớ chương trình và 64K

byte bộ nhớ đữ liệu ngồi Do đĩ cĩ thể dùng thêm RAM và ROM nếu cần

Khi dùng bộ nhớ ngồi, Port0 khơng cịn chức năng I/O nữa Nĩ được kết hợp giữa

bus địa chỉ ( A0 — A7 ) và bus dữ liệu ( D0 ~- D7 ) với tín hiệu ALE để chốt byte của bus

địa chỉ khi bắt đầu mỗi chu kỳ bộ nhớ Port được cho là byte cao của bus địa chỉ > Truy Xuất bơ nhớ chương trình ngồi :

_ Bộ nhớ chương trình ngồi là bộ nhớ ROM được cho phép của tín hiệu PSEN Sự

kết nối phần cứng của bộ nhớ EPROM như sau :

Trang 20

LUẬN VĂN TỐT NGHIỆP GVHD :Th.S Nguyễn Thị Ngọc Anh a l7 Ni Port 0) " `_D0 :Ð7 ! | “ EA Đ 24HC373 À i D Q A0 +A7 8951 : ⁄ ALE G EPROM Port 2 | >» A8 +A12 PSENb_—— «| OE

-Trong một chu kỳ máy tiêu biểu, tín hiệu ALE tích 2 lần, Lần thứ nhất cho phép 74HC373 mở cổng chốt địa chỉ byte thấp, khi ALE xuống 0 thì byte thấp và byte cao cua bộ đếm chương trình đều cĩ nhưng EPROM chưa xuất vì PSEN chưa tích cực, khi tín hiệu lên 1 trở lại thì port0 đã cĩ dữ liệu là Opcode ALE tích cực lần thứ hai được giải thích

tương tự và byte được đọc từ bộ nhớ chương trình Nếu lệnh đang hiện hành là lệnh 1 byte thì CPU chỉ đọc Opcode, cịn byte thứ hai bỏ di

> Truy xuất bộ nhớ dữ liêu ngồi ( Accessig External Data Memory ) :

- Bộ nhớ đữ liệu ngồi là một bộ nhớ RAM đựơc đọc hoặc ghi khi được cho phép của tín hiệu RD và WR Hai tín hiệu này nằm ở chân P3.7 ( RD ) và P3.6 ( WR ) Lệnh

MOVX được dùngđể truy xuất bộ nhớ dữ liệu ngồi và dùng bộ đệm dif liéu 16 bit

(DPTR), R0 hoặc R1 như là một thanh ghi địa chỉ

- Các RAM cĩ thể giao tiếp với 8951 tương tự cáhc thức như EPROM ngoại trừ

chân RD của 8951 nối với chân OE ( Output Enable ) của RAM và chân WR của 8951 nối

với chân WE của RAM Sự nối các bus địa chỉ và dữ liệu tương tự như cách nối của EPROM

> Su giải mã địa chỉ (Address Decodin

- Sự giải mã địa chỉ là một yêu cầu tất yếu để chọn EPROM, RAM, Sự giải mã

địa chỉ đối với 8951 để chọn các vùng nhớ ngồi như các vi điều khiển Nếu các con EPROM hoặc RAM 8K được dùng thì các bus địa chỉ phải d8ược giải mã để chọn các IC

nhớ nằm trong phạm vi giới hạn 8K : 0000H-1FFFH, 2000H-3FFFH

- Một cách cụ thể, IC giải mã 74HC138 được dùng với những ngõ ra của nĩ được

nối với những ngõ vào chọn chip CS (Chip Selet) trên những IC nhớ EPROM,RAM, Hình

sau đây cho phép kết nối nhiều EPROM và RAM

THỨ VIỆN

Trang 21

LUẬN VĂN TỐT NGHIỆP GVHD :Th.S Nguyễn Thị Ngọc Anh a a a | Address Bus (AO =A12) | Data Bus (DO + D7) L_ - at RD\ WR) wpe -D? RAM AO+A12 PSEN —T - C oO B 1 2 2 + 3 Select other E 5 EPROM/RAM EO 6L——————— = Address Decding (Giải mã địa chỉ) RAM

> Các khơng gian nhớ chương trình và dữ liêu gối nhau :

- Vì bộ nhớ chương tình là ROM, nên nảy sinh một vấn để bất tiện khi phát triển

phần cho vi điểu khiển Một nhược điểm chung của 8951 là các vùng nhớ đữ liệu ngồi

nằm đè lên nhau, vì tín hiệu PSEN được dùng để đọc bộ nhớ mã ngồi và tín hiệu RD

được dùng để đọc bộ nhớ dữ liệu, nên một bộ nhớ RAM cĩ thể chứa cả chương trình và

dữ liệu bằng cách nối đường OE của RAM đến ngõ ra một cổng AND cĩ hai ngõ vào

PSEN và RD Sơ đồ mạch như hình sau cho phép bộ nhớ RAM cĩ hai chức năng vừa là bộ

Trang 22

eee eee eee eee ene

- Vậy một chương trình cĩ thể được tải vào RAM bằng cách xem nĩ như bộ nhớ đữ

liệu và thi hành chương trình bằng cách xem nĩ như bộ nhớ chương trình

> Hoat dong Reset :

- 8051 cĩ ngõ vào reset RST tác động ở mức cao trong khoảng thời gian 2 chu kỳ

xung máy, sau đĩ xuống mức thấp để 8951 bắt đầu làm việc RST cĩ thể kích bằng tay bằng một phím nhấn thường hở Trạng thái của tất cả các thanh ghi trong 8951 sau khi reset hệ thống được tĩm tắt như sau : Thanh ghi Nội dung Đếm chương trình |0000H PC 00H Thanh ghi tích luỹ A | 00H Thanh ghi B 00H Thanh ghi thai PSW | 07H SP 0000H DPRT FFH Port 0 dén Port3 XXX0 0000B IP 0XOX 0000B IE 00H Các thanh ghi định | 00H thời 00H SCON SBUF OXXX XXXXH PCON (MHOS) 0XXX 0000 B PCON (CMOS)

- thanh ghi quan trọng nhất la thanh ghi bộ đếm chương trình PC được reset tại địa

chỉ 0000H Khi ngõ vào RST xuống mức thấp, chương trình luơn bắt đầu tại địa chỉ 0000H

của bộ nhớ chương trình nội dung của RAM trên chip khơng bị thay đổi bởi tác động của

ngõ vào reset

3 Các chế độ của AT 8951

a Chế độ giảm cơng suất ( Power Down ):

-Trong chế độ này, bộ dao động ngưng hoạt động và chỉ thị gọi chế độ Power Down

là chỉ thị cuối cùng được thực thi RAM Thanh ghi chức năng đặc biệt lưu giá trị của

chúng cho đến khi chấm dứt chế độ Power Down

a ae

Trang 23

LUẬN VĂN TỐT NGHIỆP GVHD :Th.S Nguyễn Thị Ngọc Anh ee ee

-Cách duy nhất để thốt khỏi chế độ này là Reset phần cứng Reset sẽ xác định lại

SFR nhưng khơng làm thay đổi RAM Nên Reset trước khi VCC phụ trội đến mức hoạt động của nĩ, và phải duy trì Reset đủ lâu để bộ dao động khởi động lại và ổn định

b Chế độ nghỉ ( Idle ):

-CPU tự nghỉ trong lúc tất cả các bộ phận bên ngồi vẫn hoạt động Chế độ này

được gọi bằng phần mềm Nội dung RAM nội và tất cả thanh ghi đặc biệt vẫn khơng thay đổi trong suốt quá trình này Chế độ nghỉ cĩ thể chấm dứt ngắt hoặc Reset bằng phần

cứng

-Lưu ý rằng việc Reset bằng phần cứng là để chấm dứt chế độ nghỉ Thơng thường,

CPU sẽ phục hồi việc thi hành chương trình từ lúc bị gián đoạn đến hai chu kỳ máy -Lúc này, phần cứng sẽ ngăn chặn việc truy cập vào chân cổng để loại bỏ khả năng ghi bất ngờ vào một cổng Khi Reset chấm dứt chế độ nghỉ thì chỉ thị tiếp theo khơng phải

là chỉ thị ghi vào một chân cổng hoặc một bộ nhớ ngoại vi

Idle Internal 1 1 Data | Data Data Data Idle External 1 1 Float | Data | Address | Data Power Internal 0 0 Data | Data Data Data Down Power External 0 0 Float | Data Data Data Down IV HOAT DONG TIMER CUA 8951 : 1 Giới thiệu : -8951 cĩ hai Timer 16 bit, mỗi Timer cĩ bốn mode làm việc Người ta sử dụng Timer để : - Định khoảng thời gian - Đếm sự kiện

- Tạo tốc độ Baud cho Port nối tiếp

Trong các ứng dụng định khoảng thời gian, người ta lập trình Timer ở những khoảng thời gian đều đặn và được Set cờ tràn Timer Cờ được dùng để đồng bộ hĩa

chương trình để thực hiện một hoạt động như kiểm tra trạng thái của các ngõ vào hoặc gởi sự kiện đến các ngõ ra Các ứng dụng khác cố thể sử dụng việc tạo xung nhịp đều đặn

của Timer để đo thời gian trơi qua giữa hai sự kiện Ví dụ : đo độ rộng xung

Trang 24

Việc đếm một sự kiện được dùng để xác định số lần xuất hiện của sự kiện đĩ Một sự

kiện là bất cứ tác động ngồi nào cĩ thể cung cấp một chuyển trạng thái trên một chân của 8951 Các Timer được truy xuất bởi việc dùng 6 thanh ghi cĩ chức năng đặc biệt sau :

SFR Chifc ning Dia chi | Dia chi héa tifng bit

TCON |_ Điều khiển Timer 88H Cĩ

TMOD Chế độ ( Mode ) 89H Khơng

TLO | Byte thấp của Timer0| 90H Khơng TL1 | Byte thấp của Timerl | 91H Khơng

THO Byte cao cia Timer 0 92H Khơng

THỊ Byte cao của Timer 1 93H Khơng

2 Các thanh ghi diéu khién Timer :

> Thanh ghi ché dd Timer (TMOD ):

Thanh ghi TMOD chứa hai nhĩm 4 bit dùng để đặt chế độ làm việc cho Timer 0 ( 4 bit thấp ) và Timer 1 ( 4 bit cao )

8 bit của thanh ghi TMOD được tĩm tắt như sau :

Bit | Tên | Timer Mơ tả

7 | GATE 1 Bit mở cổng , GATE = 1, Timer chỉ làm việc khi INT1 = 1 6 | C/T 1 Bit cho đếm sự kiện hay định khoảng thời gian C/T =1 : Đếm sự kiện C/T=0: Bộ định khoảng thời gian

5 MI 1 Bit chon Mode ctia Timer 1

MO 1 Bit chon Mode cia Timer 1

3 |GATE| 0 Bit mở céng , GATE = 1 , Timer chi lam viéc

khi INTO = 1

2 | C/T 0 Bit cho đếm sự kiện hay định khoảng thời gian

1 MI 0 Bit chọn Mode của Timer 0

0 MO 0 Bit chon Mode cia Timer 0

pe

Trang 25

Với hai bit M1, MO của TMOD là dùng dé chon Mode cho Timer 1 hoặc Timer 0 M1 | MO | Mode Mơ tả 0 0 0 Mode Timer 13 bit 0 1 1 Mode Timer 16 bit 1 0 2 Mode Timer 8 bit 1 1 3 Mode Timer được tách ra :

Timer 0 : TL0 là Timer 8 bit được điều khiển bởi

các bit của mode Timer 0 TH0 tương tự, nhưng

được điều khiển bởi các bit của mode Timer } Timer 1: Được ngừng lại

TMOD khơng cĩ bit định vị, nĩ thường được LOAD một lần bởi phần mềm ở đầu

chương trình để khởi động Timer Sau đĩ, sự định giờ cĩ thể dừng lại, và được khởi động

lại như thế là nhờ sự truy xuất các thanh ghi chức năng đặc biệt của Timer khác

> Thanh ghi điều khién Timer TCON ( Timer Control Register )

Thanh ghi điều khién bao gém các bit trạng thái và các bit điều khiển béi Timer 1

và Timer 0 Thanh ghi TCON cĩ bịt định vị Hoạt động của từng bịt được tĩm tắt như sau : Bit Ký | Địa chỉ Mơ tả hiệu

TCON.? TF1 8FH Cờ báo tràn Timer 1, được Set bởi phần cứng khi tràn,

được xĩa bởi phần mễm hoặc phần cứng khi bộ xử lý chỉ đến chương trìng phục vụ ngắt

TCON6| TRI SEH Bit diéu khién dé chay Timer 1, được Set hoặc xĩa

bởi phần mêm để chạy hoặc ngưng chạy Timer

TCON.Š TFO 8DH Cd tran Timer 0

TCON.4 | TRO 8CH Bit diéu khién chay Timer 0

TCON.3| IEl 8BH | Co canh ngdt ngoai 1 Khi canh xu6ng xuat hiện trên INTI thì [E1 được xố bởi phần mềm hoặc phần cứng

khi CPU chỉ đến chương trình phục vụ ngắt TCON.2| ITI 8AH Cờ kiểu ngắt ngồi 1 được Set hoặc xĩa bằng phần

mềm khi ngắt ngồi tích cực cạnh xuống

TCON.1 | IEO 89H Cờ cạnh ngắt ngồi 0

TCON.O| ITO 88H Cờ kiểu ngắt ngồi 0

a Se

Trang 26

a ng nnnợyợợngợn mm

3 Các nguồn xung nhịp cho timer ( clock sources) :

- Cĩ hai nguồn xung clock cĩ thể đếm giờ là sự định giờ bên trong và sự đếm sự

kiện bên ngồi Bit C/T trong TMOD cho phép chọn 1 trong 2 khi timer được khởi động Timer On Chip Fa Clock + Oscillator _.~ T0ơï pn út

0=Up (Interml Timmg) l= Down (Event Counting) > Sự bấm giờ trong ( Interval Timin

- Nếu bit C/T =0 thì hoạt động của timer liên tục được chọn vào bộ timer được ghi

giờ từ dao động trên chip Một bộ chia 12 được thêm vào để giảm tần số clock đến một

giá trị phù hợp với các ứng dụng Các thanh ghi TLx và THx tăng ở tốc độ 1/12 lần tần số

dao động trên chip Nếu dùng thạch anh thì sẽ đưa đến tốc độ clock 1MHz

- Các sự tràn timer sinh ra sau một con số cố định của những xung clock, nĩ phụ

thuộc vào giá tị khởi tạo được LOAD vào các thanh ghi THx va TLx

> Sự đếm các sư kiên (Event Counting)

- Nếu bit C/T = 1 thì bộ timer được ghi giờ từ nguơn bên ngồi trong nhiễu ứng

dụng, nguồn bên ngồi này cung cấp một 1 sự định giờ với một xung trên sự xây ra của sự

kiện Sự định giờ là sự đếm sự kiện Con số sự kiện được xác định trong phần mềm bởi việc đọc các thanh ghi Timer TLx/THx, bởi vì giá trị 16 bịt trong các thanh ghi này tăng

lên cho mỗi sự kiện

- Nguồn xung clock bên ngồi đưa vào chân P3.4 là ngõ nhập của xung clock bởi

Timer 0 ( To ) và P3.5 là ngõ nhập của xung clock bởi Timerl ( T1 )

-Trong các ứng dụng đếm các thanh ghi Timer được tăng trong đáp ứng của sự

chuyển trạng thái từ l sang 0 ở ngõ nhập Tx Ngõ nhập bên ngồi được thử trong suốt

S5P2 của mọi chu ky máy: Do đĩ khi ngõ nhập đưa tới mức cao trong mọt chu kỳ và mức thấp trong một chu kỳ kế tiếp thì bộ đếm tăng lên một Giá trị mới xuất hiện trong các thanh ghi Timer trong suốt SŠP1 của chu kỳ theo sau một sự chuyển đổi Bởi vì nĩ chiếm

hai chu kỳ

52m CS aaaẳẽasassaxxeaa.ếắUếTSTSYTVYNN NắốẽẽYYN

Trang 27

máy (2us) để nhận ra sự chuyển đổi từ 1 sang 0, nên tân số bên ngồi lớn nhất là

500KHz nếu dao động thạch anh 12MHz

4 Sự bắt đầu , kết thúc và sự điều khiển các timer :

-Bit TRx trong thanh ghi cĩ bit định vị TCON được điều khiển bởi phần mêm để bắt đầu và kết thúc các timer Để bắt đầu các timer ta set bit TRx và để kết thúc timer ta lear

TRx Ví dụ timer 0 được bắt đầu bởi lệnh SETB TRO và được kết thúc bởi lệnh CLR TRO ( bit Gate = 0) Bit TRx bi xo4 đi sau sự reset hệ thốn, do đĩ các timer bị cấm bằng sự

mặc định

-Thêm phương pháp nữa để điều khiển các timer là dùng bit GATE trong thanh ghi

TMOD và ngõ nhập bên ngồi INTx Điều này được dùng để đo các độ rộng xung Giả sử xung đưa vào chân INT0 ta khởi động timer 0 cho mode 1 là mode 16 bịt với TL0/T HO =

0000H, GATE -= 1, TRO = 1 Nhu vay khi INTO = 1 thi timer “ được mở cong “ va ghi gid

với tốc độ của tần số 1MHz Khi INTO xuống thấp thì timer “ đĩng cổng “ và khoảng thời gian của xung tính bằng is là sự đếm được trong thanh ghi TL0/TH0 coe ne tte == Oscillator | 12 Mhz | TO(P3.4) | ——— LẰT+———

INTO (P3.2) Timer Operating Mode 1

5 Sự khởi động và truy xuất các thanh ghi timer :

- Các timer được khởi động 1 lần ở đầu chương trình để đặt mode hoạt động cho

chúng Sau đĩ trong chương trình các timer được bắt đầu, được xố, các thanh ghi Timer

được đọc và cập nhận Theo yêu cầu của từng ứng dụng cụ thể

-Mode timer TMOD là thanh ghi đầu tiên được khởi gán, bởi vì đặt mode hoạt động cho các timer Ví dụ khởi động cho timer 1 hoạt động ở mode 1 ( mode Timer 16 bit ) va

được ghi giờ bằng dao động trên chip ta dùng lệnh: MOV TMOD, # 00001000B Trong

lệnh này MI = 0, MO =1 dé vao mode 1 va C/T =0, GATE = 0 dé cho phép ghi gid bén

trong đồng thời xố các bit mode ciia timer 0 Sau lệnh trên timer vẫn chưa đếm giờ, nĩ chỉ bắt đầu đếm giờ khi set bit điều khiển chạy TRÍ của nĩ

Trang 28

Se —————

- Nếu ta khơng khởi gán giá trị đầu cho các thanh ghi TLx/THx thi Timer sẽ ẽ bắt đầu đếm từ 0000H lên và khi tràn từ FFFFH sang 0000H nĩ sẽ bắt đầu tràn TFx rỗi tiếp tục

đếm từ 0000H lên tiếp

-Nếu ta khởi gán cho giá trị đầu cho TLx/THx, thì Timer sẽ bắt đầu đếm từ giá trị

khởi gán đĩ lên nhưng khi tràn từ FFFFH sang 0000H lại đếm từ 0000H lên

-Chú ý rằng cờ tràn TFx tự động được set bởi phần cứng sau mỗi sự tràn và sẽ được xố bởi phần mềm Chính vì vậy ta cĩ thể lập trình chờ sau mỗi lần tràn ta sẽ xố cờ TFx và quay vịng lập khởi gan ¢ cho TLx/THx để timer luơn luơn bắt đầu đếm từ giá trị khởi

gán lên theo ý ta mong muốn Dặc biệt những sự khởi gán nhỏ hơn 256us, ta sẽ gọi mode

Tmer tự động nạp 8bit của mode 2 Sau khi khởi gán giá trị đầu vào THx, khi set bit TRx thì Timer sẽ bắt đầu đếm giá trị khởi gán và khi tràn từ FFH sang ))H trong TLx, cờ TFx tự động được set đồng thời giá trị khởi gần mà ta khởi gán cho THx được nạp | tự động vào TLx và Timer lại được đếm từ giá trị khởi gán này lên Nĩi cách khác, sau mỗi lần trần ta

khơng cần khởi gán lại cho các thanh ghi Timer mà chúng vẫn đếm được lại từ giá trị ban

đầu

6 Các chế độ Timer và cờ tràn :

- 8951 cĩ 2 Timer là Timer 0 và Timer 1 Ta dùng ký hiệu TLx và THx để chỉ hai

thanh ghi byte thấp byte cao của Timer 0 hoặc Timer 1 > Mode Timer 13 bit (MODE 0 ): Timer Clock ————»| TLx (5 bit) THx (8 bit) TFx

- Mode 0 1A mode Timer 13 bit, trong d6 byte cao cia Timer (THx) được đặt thấp và 5

bit trong số thấp nhất của byte thấp Timer (TLx) đặt cao để hợp thành Timer 13 bit 3 bít

cao của TLx khơng dùng

> Mode Timer 16 bit (MOD 1): Timer | ~» TLx (8 bit) THx (8 bit) ———»|_ TFx

- Mode 1 18 mode Timer 16 bit, tương tự như mode 0 ngoại trừ Timer này hoạt động

như một Timer đây đủ 16 bit, xung clock được dùng như sự kết hợp các thanh ghi cao và

thấp (TLx,THx) Khi xung clock được nhận vào, bơ đếm Timer tang lén 0000H, 0001H,

0002H, , và một sự tràn sẽ xuất hiện khi cĩ sự chuyển trên bộ đếm Timer từ FFFFH

sang 0000H và sẽ set cờ tràn Timer, sau đĩ Timer đếm tiếp

- Cờ tràn là bit TEx trong thanh ghi TCON mà nĩ sẽ được đọc hoặc ghi bởi phần mềm

a

Trang 29

- Bit cĩ trọng số lớn nhất (MSB) của giá trị trong thanh ghi Timer là 7 bít của THx và bit cĩ trọng số thấp nhất (LSB) là bit 0 của TLx Bit LSB đổi trạng thái ở tần số clock vao được chia 2'° = 65536 - Các thanh ghi Timer TLx va THx cĩ thể được đọc hoặc ghi tại bất kỳ thời điểm nào bởi phần mềm > Mode tự động nạp 8 bit (MODE 2) : —————* TLx (8 bit) TFx Reload THx (8 bit)

- Mode 2 là mode tự động nạp 8 bit, byte thấp TLx của Timer hoạt động như một Timer 8 bit trong khi byte cao THx của Timer giữ giá trị Reload Khi bộ đếm tràn từ FFH

sang 00H, khơng chỉ cờ tràn được set mà giá trị trong THx cũng được nạp vào TLx: Bộ

đếm được tiếp tục từ giá trị này lên đến sự chuyển trạng thái từ FFH sang 00H kế tiếp và cứ thế tiếp tục Mode này thì phù hợp bởi vì các sự tràn xuất hiện cụ thể mà mỗi lúc nghỉ

thanh ghi TMOD và THx được khởi động

> Mode Timer tach ra (MODE 3) : Timer ————* TÌI (8 bit) Thi (8 bit) |———» Overflow Timer ———— >» TH (bit) ——> TFO Timer oe —————— +, TH0 (8bi) —>» Tí

- Mode 3 là mode tách ra và là sự khác biệt cho mỗi Tìmer

-Timer 0 ở mode 3 được chia ra làm 2 Timer 8 bit TLO và THƠ hoạt động như những Timer riêng lẻ với sự tràn sẽ set các bit TUO và TF1 tương ứng

a

Trang 30

a a

-Timer 1 bị dừng lại ở mode 3, nhưng cĩ thể được khởi động bởi việc ngắt nĩ vào một

trong các mode khác Chỉ cĩ nhược điểm là cờ tràn TF1 của Timer l khơng bi ảnh hưởng bởi các sự tràn của Timer 1 bởi vì TFx được nối với TH0

- Mode 3 cung cấp 1 Timer ngoại 8 bit là Timer thứ ba của 8951 Khi vào Timer 0ở mode 3, Timer cĩ thể hoạt động hoặc tắt bởi sự ngắt nĩ ra ngồi và vào trong mode của

chính nĩ hoặc cĩ thể được dùng bởi Port nối tiếp như là một máy phát tốc độ Baud, hoặc nĩ cĩ thể được dùng trong hướng nào mà khơng sử dụng Interrupt

V.PORT NỐI TIẾP : 1 Gới thiệu :

-8951 cĩ một Port nối tiếp trong chip cĩ thể hoạt động ở nhiều chế độ trên một dải

tần số rộng Chức năng chủ yếu của Port nối tiếp là thực hiện chuyển đổi song song sang nối tiếp đối với dữ liệu xuất, và chuyển đổi từ nối tiếp sang song song đối với dữ liệu nhập

-Truy xuất phần cứng đến Port nối tiếp qua các chân TXD ( P3.1 ) va RXD Ợ P3.0) -Hai thanh ghi chức năng đặc biệt cho phép phần mềm truy xuất đến Port nối tiếp là : SBUF và SCON Bộ đệm port nối tiếp SBUF ( 99H ) thật sự là hai bộ đệm Việc ghi vào SBUF để nạp thì dữ liệu sẽ được phát, và đọc SBUF để truy xuất dữ liệu thu được Đây là hai thanh ghi riêng biệt: thanh ghỉ chỉ ghi để phát và thanh ghi chỉ đọc để thu

-Thanh ghi điều khiển Port nối tiếp SCON ( 98H ) là thanh ghi cĩ địa chỉ bit chứa

các bit trạng thái và các bit điều khiển Các bit điều khiển đặt chế độ hoạt động cho Port nối tiếp, và các trạng thái báo kết thúc việc phát và thu ký tự Các bít trạng thái cĩ thể

được kiểm tra bằng phân mêm hoặc cĩ thể lập trình để tạo ngắt Tân số của Port nối tiếp

cịn được gọi là tốc độ Baud cĩ thể cố định ( lấy từ bộ dao động trên chip ) Nếu sử dụng

tốc độ Baud thay đổi, Timer 1 sẽ cung cấp xung nhịp tốc độ Baud và phải được lập trình 2 Thanh ghi điều khiển Port nối tiếp SCON

-Chế độ hoạt động của Port nối tiếp được đặt bằng hai cách ghi vào thanh ghi chế độ

Port nối tiếp SCON ( 98H )

Pt

Trang 31

LUẬN VĂN TỐT NGHIỆP GVHD :Th.S Nguyễn Thị Ngọc Anh "`" ` 5 .=—._ _=._— =rắẫắäắäaaaaựaựếẽế.ếẽếaaaan > Bảng tĩm tắt thanh ghỉ SCON Bit Ký | Địa chỉ Mơ tả hiệu

SCON.7! SM0 9FH Bit 0 của chế độ Port nối tiếp

SCON.6| SMI 9EH Bit 1 của chế độ Port nối tiếp

SCON.5 | SM2 9DH Bit 2 của chế độ Port nối tiếp, cho phép truyền thơng đa xử lý trong các chế độ 2,

3

RI sẽ khơng bị tác động nếu bit thứ 9 thu

được là 0

SCON4| REN | 9CH | Cho phép phải đặt lên 1 để thu các ký tự SCON3| TB§ | 9BH | Bit8 phát, bitthứ 9 được phát trong chế

độ 2, 3 Được Set và xố bằng phần mềm

SCON.2 | RB8 9AH Bit 8 thu, bit thứ 9 thu được

SCON.1 TI 99H Cờ ngắt phát, đặt lên 1 khi kết thúc phát ký tự và được xĩa bằng phần mềm SCON.0 RI 98H Cờ ngắt thu, dat lén 1 khi kết thúc thu ky tự và được xĩa bằng phần mềm > Các chế độ Port nối tiếp

SMO | SM1 | Chế độ Mơ tả Tốc độ Baud

0 0 0 Thanh ghi dich amen Cé dinh (—*) F 12

0 1 1 UART 8 bit Thay đổi ( đặt bằng Timer )

1 0 2 UART 9 bit Cố định ( 12 hoặc 64 ) Foss Fose

1 1 3 UART 9 bit | Thay đổi ( dit bing Timer )

a ng ngnnanananananaanannneeeemmmmee

Trang 32

ch na .aamaTaẫaẫäẽẵẽaẽäaraaan

VI HOẠT ĐỘNG NGẮT :

Ngắt là sự xây ra một sự kiện mà nĩ gây ra treo tạm thời chương trình, trong khi điều

kiện đĩ được phục vụ bởi một chương trình khác Các ngắt đĩng một vai trị quan trọng

trong thiết kế và cài đặt các ứng dụng vi điều khiển Chúng cho phép hệ thống đáp ứng

bất đồng bộ với một sự kiện, và giải quyết sự kiện đĩ trong một chương trình đang thực

thi Một hệ thống được điều khiển bởi ngát cho ta ảo tưởng đang làm nhiều cơng việc

đồng thời

CPU khơng thể thực biện nhiều hơn một lệnh ở một thời điểm nhưng CPU cĩ thể ngưng tạm thời chương trình này để giải quyết chương trình khác rỗi sau đĩ quay trở về chương trình đang bị tạm ngưng

Chương trình xử lý một ngắt được gọi là trình phục vụ ngắt ISR( interrupt service

routine ) hay quản lý ngắt 1 Tổ chức ngắt của 851

Cĩ 5 nguơn ngắt ở 8951: 2 ngắt ngồi, 2 ngắt từ Timer, và 1 ngắt Port nối tiếp Tất cả các ngắt theo mặc nhiên đều bị cấm sau khi Reset hệ thống và được cho phép từng cái một bằng phần mềm

Khi cĩ hai hoặc nhiều ngắt đơng thời , hoặc một ngắt xảy ra khi một ngắt khác đang

được phuc vụ; cĩ hai sự tuần tự hỏi vịng và sơ đổ ưu tiên hai mức dùng để xác định việc thực hiện các ngắt Việc hỏi vịng tuần tự thì cố định, nhưng ưu tiên ngắt thì cĩ thể lập trình được

a Cho phép và cấm ngắt

Mỗi nguồn ngắt được cho phép hoặc cấm ngắt qua một thanh ghi chức năng đặc biệt

cĩ định địa chỉ bit IE ( Interrupt Enable ) 6 dia chi ASH

Bit | Ky hiéu | Dia chi bit Mơ tả

IE7| EA AFH Cho phép / Cấm tồn bộ

IE.6 AEH Khơng xác định ( Undefined )

IE.5 ET2 ADH Cho phép ngắt Timer 2 ( 8052 )

IE.4 ES ACH Cho phép ngắt Port nối tiếp

IE.3 ETI ABH Cho phép ngat Timer 1

IE.2 EXI AAH Cho phép ngắt ngồi 1

IE.1 ETO A9H Cho phép ngắt Timer 0

IE.0 EXO A8H Cho phép ngắt ngồi 0

"_._ — _ ẳằẳằùẳằễèằxasnnẽsssasxx_<éN<é<NNNNNNN —===—- - —

Trang 33

a EE

b Uu tién ngdt

Một trong hai mức ưu tiên qua thanh ghi chức năng đặc biệt được định địa chỉ bịt IP (

Interrupt Priority ) ở địa chỉ B8H Bit | Ký | Diachibit Mơ tả hiệu IP.7 - - Khơng xác định IP.6 - - Khơng xác định

IP5 | PT2 BDH Uù tiên ngắt Timer 2 ( 8052 )

IP.4 PS BCH Ưu tiên ngắt Port nối tiếp IP.3 | PTI BBH Uư tiên ngắt Timer 1

IP2| PXI BAH Ưu tiên ngắt ngồi Ì

IP.1 | PTO B9H Uư tiên ngắt Timer 0 IP.0 | PXO B8H Uu tién ngat ngoai 0

TP bị xĩa sau khi Reset hệ thống ( mặc nhiên ) để đặt tất cả các ngắt ở mức ưu tiên thấp hơn Ý tưởng “ ưu tiên cho phép một ISR sẽ bị ngắt bởi một ngắt cĩ độ ưu tiên cao

hơn ngắt đang phục vũ Nếu một ISR cĩ ưu tiên thấp đang thực thi khi một ngắt cĩ ưu tiên

xảy ra thì TSR bị ngắt ISR cĩ ưu tiên cao nên khơng thể bị ngắt

Chương trình thực thi ở mức nền và khơng liên lạc với bất cứ ngắt nào, cĩ thể luơn

luơn bị ngắt quãng bất chấp ưu tiên của ngắt cĩ độ ưu tiên sẽ được phục vụ ngắt trước

c Hỏi vịng tuần tự

Nếu cả hai ngắt cùng độ ưu tiên xảy ra cùng một lúc thì hỏi vịng sẽ xác định cái

nào được phục vụ trước tiên Hỏi vịng tuần tự: bên ngồi 0, Timer 0, bên ngồi 1, Timer

1, Port nối tiếp, Timer 2 2 Các cờ ngất Khi điều kiện ngắt xảy ra thì ứng với từng loại ngắt mà loại cờ đĩ được Set lên 1 để xác nhận ngắt Ngắt Cờ Thanh ghi SFR Bén ngoaiO | IEO TCON.1

Bên ngồi l | IE1 TCON.3

Timer Í TFI TCON.7

Timer 0 TFO TCON.5

Port nối tiếp | TI SCON.1

Port noi tiép | RI | _SCON.O

rn a

Trang 34

> Các vector ngắt

Khi chấp nhận ngắt, giá trị được nạp vào PC được gọi là vector ngắt Nĩ là địa chỉ bắt đẩu của ISR cho nguồn tạo ngắt Các vector ngắt cho ở bảng sau : Ngắt Cờ Địa chỉ vector Reset hệ thống RST 0000H Bên ngồi 0 TEO 0003H Timer 0 TFO 000BH Bên ngồi 1 IEI 0013H Timer 1 TFI 001BH

Port nối tiếp RI hoặc TI 0023H

Timer 2 TT2 hoặc EXF2 002BH

Vector Reset hệ thống được để trong bắng này cĩ tác dụng giống ngắt : ngắt chương

trình chính và nạp cho PC giá trị mới

3 Ngắt do Port nối tiếp :

Ngắt Port nối tiếp xảy ra khi cờ ngắt phát (T1) hoặc cờ ngát thu (R1) được sét bặng 1 Một ngắt phát xảy ra khi một ký tự đã ghi vào SBUF hồn tất tức bộ đệm phát SBUF rỗng Một ngắt thu xây ra khi một ký tự được thu nhận đây đủ vào trong SBUF và đang đợi để đọc tức là lúc này thanh ghi SBUF đây

Các ngắt do Port nối tiếp khác do bộ định thời ờ gây ra ngắt do bộ định thời Cờ gây ra ngắt ở Poet nối tiếp khơng được xĩa bởi phần cứng khi CPU trỏ tới trình phục vụ ngắt Lý do là cĩ hai nguyên nhân tạo ra ngắt ở Port nối tiếp, cụ thể là hai ngắt tạo bởi hai cờ

TI và RI Nguyên nhân ngắt phải được xác định trong trình phục vụ ngắt và cờ tạo ra ngắt

phải được xố bằng phần mềm

Trang 35

" = Ắ ẮẮ =.ẦẦẻẳẳẮ."n.-aaăaẽaăaẽaẽaốậasẵsễẽễẽaaasmn

CHƯƠNG II : GIAO TIẾP VẬT LÝ

I TONG QUAN

Để truyền dữ liệu nhị phân qua mộy đường dây, các chữ số nhị phân tạo nên mỗi

phần tử truyền đi được chuyển qua tín hiệu điện Trong thực tế các tín hiệu điện được truyền đi bị suy giảm và méo dạng bởi mơi trường truyền ,đơi bộ thu khơng thể phân biệt

được đâu là tín hiệu 1 và đâu là tín hiệu 0 Mức độ suy giảm và méo dạng chịu ảnh hưởng

nhiều nhất bởi:

- Loại mơi trường truyền

-Tốc độ bit đang truyền

-Cự ly giữa hai thiết bị truyền

II MƠI TRƯỜNG TRUYỀN

Việc truyễển tín hiệu đi xa cần đến một mơi trường truyén mà thơng thường sẽ dùng một đường dây truyền dẫn nào đĩ Trong một số trường hợp sẽ là một cặp dây dẫn, cĩ thể

là sợi thuỷ tỉnh hay sĩng điện từ lan truyền trong khơng gian.Dạng của mơi trường là rất

quan trọng, vì chúng quyết định số bít tối đa cĩ thể truyển trong một đơn vị thịi gian, thường được gọi là tốc độ bitbps (bit per second)

Các phương tiện truyền dẫn đang cĩ hiện nay: cáp kim loại,đường truyền vơ tuyến,

cấp quang

1 Cáp kim loại

-Đường truyền 2 dây khơng xoắn :

Một đường truyền hai dây khơng xoắn là mơi trường truyển dẫn đơn giản nhất Loại đường dây này thích hợp cho kết nối hai thiết bị cách xa nhau đến 50m dùng tốc độ

bit nhỏ hơn 19200 bps Tín hiệu thường là mức điện thế hay cường độ dịng điện dựa vào tham chiếu điện thế đất ( ground, khơng cân bằng ) đặt lên một dây trong khi điện thế đất

được đặt vào dây kia Loại dây dẫn này phải cẩn thận tránh can nhiễu giữa các tín hiệu điện trong các dây dẫn kể nhau trong cùng một cáp Hiện tượng này gọi là nhiễu xuyên âm, loại đường truyền này dễ bị nhiễu từ các nguồn tín hiệu khác

-Đường truyền xoắn đơi :

Cĩ thể loại bỏ các tín hiệu nhiễu tốt hơn bằng cách dùng cấu trúc cáp xoắn đơi Khi

bất kỳ tín hiệu nhiễu nào thâm nhập thì sẽ vào cả hai dây, ảnh hưởng của chúng sẽ giảm

đi bởi sự triệt lẫn nhau Nếu cĩ nhiều cặp xoắn trong cùng một cáp thì sự xoắn của mỗi cặp trong cáp cũng làm giảm nhiễu xuyên âm Được dùng truyền với tốc độ xấp xỉ IMbps với cự ly ngắnhơn 100m

Trang 36

a EE

-Cáp đồng trục:

Các yếu tố giới hạn chính đối với cáp xoắn khi truyền ở tốc độ cao do” hiệu ứng

ngồi da “điều này làm tăng trở kháng của đường dây dẫn đến suy hao tín hiệu truyền Ngồi ra với tân số cao thì năng lượng tín hiệu bị suy hao nhiều ảnh hưởng đến bức xạ

Cáp đồng trục khắc phục được hai nhược điểm trênvà cĩ thể dùng truyền nhiều loại

tín hiệu khác nhauvới tĩc độ 10Mbps trên cự ly vài trăm mét 2 Cáp quang:

Cáp quang mang thơng tin dưới dạng các chùm dao động của ánh sáng trong sợi

thuỷ tỉnh Sĩng ánh sáng cĩ băng thơng rộng hơn sĩng điện từ, diéu nay cho phép cáp

quang đạt được tốc độ truyền khá cao lên đến hàng trăm Mbps và cũng miễn dịch đối với

các nhiễu điện từ và nhiễu xuyên âm Cáp quang cũng được dùng trong việc truyền các tín hiệu tốc thấp trong mơi trường xuyên nhiễu nặng, ngồi ra cịn cĩ khả năng bảo mật

cao

Mơt cáp quang bao gồm sợi thủy tỉnh cho mỗi tín hiệu được truyền, được bọc bởi

lớp phủ bảo vệ ngăn ngừa bất kỳ nguồn sáng nào từ bên ngồi Tín hiệu ánh sáng phát ra bởi bộ một bộ phát quang, thiết bị này chuyển đổi tín hiệu điện thơng thường thành tín hiệu quang.một bộ thu quang được dùng để chuyển ngược lại

3 Đường truyền vị tuyến : * Đường truyền vệ tỉnh :

Sử dụng sĩng điện từ lan truyền qua khơng gian tự do như các hệ thống thơng tin vệ tỉnh Một chùm sĩng vi ba trực xạ trên đĩ mang số liệu đã được điều chế, được truyền

đến vệ tinh từ chạm mặt đất Chùm sĩng này được thu và được truyền lại đến các đích xác định trước nhờ một mạch tích hợp thường được gọi là transponder Một vệ tính cĩ

nhiều transponder đảm trách một băng tàn đặc biệt Mỗi kênh vệ tinh thơng thường đều

cĩ một băng thơng cực cao (khoảng 500MhzZ) và cĩ thể cung cấp cho cho hàng trăm liên

kết tốc độ cao thơng qua kỹ thuật ghép kênh

Các vệ tinh dùng cho thơng tin liên lạc thường thuộc đạng địa nh, tức là vệ tình

bay hết gũi đạo quanh trái đất mỗi 24 giờ nhằm đồng bộ với sự quay quanh trái đất và do

đĩ vị trí của vệ tỉnh là đứng yên so với mặt đất

Một hệ thống thơng tin thơng thường là một đường dẫn đơn hướng nhưng là đường song cơng được sử dụng trong hâu hết các ứng dụng thực tế với các kênh đường lên và kênh đường xuống liên kết với mỗi trạm mặt đất hoạt động với tần số khác nhau

* Đường truyền vơ tuyến tần số thấp:

Sĩng vơ tuyến tần số thấp cũng được dùng để thay thế các liên kết hữu tuyến cĩ

cự ly vừa phải thơng qua các bộ thu phát khu vực Sĩng vơ tuyến thường được dùng để

thực hiện liên kết khơng dây giữa một điểm kết cuối hữu tuyến và các điểm phan tán

khác Tuy nhiên vùng phủ sĩng bị giới hạn và tốc độ đạt được vài chục Kbps

a

Trang 37

a

*Đường truyền vi ba :

Các liên kết vi ba mặt đất được dùng rộng rãi để liên kết thơng tin giữa các vùng

hiểm trở trên mặt đất với khoảng cách nhất định Liên lạc vi ba xuyên qua mơi trường khí

quyển cĩ thể dùng một cách tin cậy cho cự ly khoảng 50Km *Hồng ngoại : Được ứng dụng rộng rãi để điều khiển từ xa vơ tuyến và truyên data với khoảng cách gần (< 100m) với chỉ phí thấp II SỰ SUY HAO VÀ MÉO DẠNG TÍN HIỆU : 1 Sự suy hao :

Khi một tín hiệu lan truyền dọc dây dẫn vì lý do nào đĩ biên độ của nĩ giảm xuống được gọi là sự suy giảm tín hiệu Thơng thường mức độ suy hao cho phép được quy định trên chiểu dài cáp dẫn để đắm rằng hệ thống nhận cĩ thể phát hiện và dịch được tín

hiệu ở máy thu Nếu trường hợp cáp quá dài thì cĩ một hay nhiều bộ khuếch đại được chèn vào từng khoảng đọc theo cáp nhằm tiếp nhận và tái sinh tín hiệu

Sự suy giảm tín hiệu gia tăng theo một hàm của tần số, trong đĩ tín hiệu bao gồm

một dải tan vì vậy tín hiệu sẽ bị biến dạng do các thành phần suy giảm khơng bằng nhau

Để khắc phục vấn để này, các bộ khuếch đại được thiết kế sao cho khuéch đại tín hiệu cĩ

tần số khác nhau với hệ số khuếch đại khác nhau Ngồi ra cịn cĩ các bộ căn chỉnh dùng

để căn bằng sự suy giảm xuyên qua một băng tần xác định

Sự suy hao và độ lợi được đo bằng decibels (db) Nếu gọi mức năng lượng của tín hiệu truyền là p1 và mức năng lượng nhận được là p2 thì :

Sự suy hao = 10 lg p1/p2[db] và Độ lợi = 10 lg p2/p1 [db]

2 Giơi hạn băng thơng:

Bất kì một kênh hay đường truyền nào cũng đều cĩ một băng thơng xác định ứng với đường truyền đĩ, băng thơng chỉ ra các thành phần tần số nào của tín hiệu sẽ được truyền qua mà khơng bị suy giẩm Do đĩ khi truyền dữ liệu qua kênh cần phải đánh giá ảnh hưởng của băng thơng của kênh đối với tín hiệu số liệu được truyền

Thơng thường phải dùng phương pháp tốn học để đánh giá, đĩ là phương pháp

Fourier Phương pháp này phát biểu rằng: bất kỳ tín hiệu tuần hồn nào đều được hình thành từ một dẫy xác định các thành phần tần số riêng biệt Chu kì của tín hiệu xác định thành phần tần số cơ bắn Các thành phân tân số khác cĩ tần số là bội số của tần số cơ

bản gọi là các hài bậc cao của tần số cơ bản

3 Sự biến dạng do trễ pha :

Tốc độ lan truyền của một tín hiệu thuần nhất đọc theo một đường truyền thay đổi tuỳ tần số Do đĩ khi truyền một tín hiệu số, các thành phần tan số khác nhau tạo nên nĩ

ee RR Ee er ree eee

SVTH :Nguyén Phat Dat Trang 38

Trang 38

-m ẳ s-ŸỶẳZẳaờợsaratỶtễ-y-yờơợơợz ‹yẳơơợơợgytïtnnnnợợngnnỹÿ›z.ssa-niỶỲ-naa-nmmmmm

sẽ đến máy thu với độ trẽ pha khác nhau, dẫn đến biến dạng do trễ dotrễ tín hiệu tại máy thu Sự biến dạng sẽ gia tăng khi tốc độ bit tăng Biến dạng trễ làm thay đổi các thời khắc của tín hiệu gây khĩ khăn trong việc lấy mẫu tín hiệu

4 Sự can nhiễu :

Khi khơng cĩ tín hiệu, một đường truyền dẫn hay kênh truyền được xem là lý tưởng nếu mức điện thế trên nĩ là zero Trong thực tế cĩ những tác động ngẫu nhiên làm

cho tín hiệu điện trên đường truyền vẫn khác zero, cho dù khơng cĩ tín hiệu số liệu nào

được truyền đĩ Mức tín hiệu này được gọi là mức nhiễu đường dây Khi một tín hiệu bị suy giầm thì biên đọ của nĩ giảm đến mức nhiễu đường TỈ số năng lượng trung bình của một tín hiệu thu được S so với năng lượng của mức nhiễu đường N được gọi là tỉ số tin

hiệu trên nhiễu SNR

SNR = 10 lg (S/N) [db]

Một nguyên nhân gây nhiễu khác là nhiễu xuyên âm, nhiễu hình thành do hai đây

dẫn đặt gần nhau Tín hiệu truyễn trên dây này trở thành tín hiệu nhiễu vào dây kia Cĩ

nhiễu loại nhiễu xuyên âm được quan tâm nhất là xuyên âm đầu cuối kể Trường hợp này

gọi là tự xuyên tâm vì nĩ phát sinh bởi tín hiệu phát ở ngõ ra của mach phát mạnh hơn so với tín hiệu thu ở ngõ vào mạch thu nội bộ, và tín hiệu phát sẽ gây nhiễu ở ngõ vào mạch

thu

chấp ảnh hưởng ngoại cảnh Nĩ được sinh ra do tác động nhiệt của các clectron liên kết với các nguyên tử của vật liệu điện chế tạo đường dây hay thiết bị Ở mọi nhiệt độ trên

mức tuyệt đối zero, tất cả các phương tiện truyền thơng đều trải qua nhiễu nhiệt Nĩ tạo

nên các thành phần tần số ngẫu nhiên xuyên qua xuyên qua phổ tần đã hồn chỉnh, cĩ

biên độ thay đổi liên tục và do đĩ cịn gọi là nhiễu trắng

IV CÁC LOẠI TÍN HIỆU

Khi hai đầu cuối kết nối với nhau bằng tốc độ vừa phải, cĩ thể truyền dữ liệu bằng các đơi dây khơng xoắn và các mạch giao tiếp đơn giản Các mạch giao tiếp này thay đổi các mức tín hiệu được dùng bên trong thiết bị thành mức tín hiệu tương thích với cáp nối

Tuy nhiên sự khác biệt giữa các đầu cuối và tốc độ bit gia tăng, cần phải dùng các kỹ

thuật và mạch phức tạp hơn Nếu các thiết bị đầu cuối nằm ở cách xa nhau trên phạm vi

quốc gia (hay quốc tế) và khơng cĩ các dịch vụ truyền sĩ liệu, thì dùng các dịch vụ như

điện thoại hay ịch vụ viễn thơng khác, phải chuyển đổi các tín hiệu điện từ các DTE

thành dang analog các thơng điệp đàm thoại, khi nhận thì phải đổi tín hiệu phù hợp với tín hiệu được dùng bởi tín hiệu DTE đích

Trang 39

LUẬN VĂN TỐT NGHIỆP GVHD :Th.S Nguyễn Thị Ngọc Anh 1 Chuẩn V 28 : Thiết bị nguồn Tz-V 0=+V Thiết bị đích Truyén Tin hiéu GND Nối đất bảo vệ

Các mức tín hiệu điện được quy định dùng cho một số giao tiếp EIA/TTU-T được chỉ ra trong chuẩn V 28 Chuẩn V 28 được xem là giao tiếp điện khơng cân bằng Các tín

hiệu điện áp được dùng trên đường dây là đối xứng so với GND và Ít nhất là mức 3vdc,

+3vdc cho bit 0 va -3vdc cho bit 1 Trong thực tế nguồn cung cấp cho mạch giao tiếp cĩ mức điện thế là +12vdc hay + 15vdc, các mạch truyền cần chuyển mức tín hiệu điện áp

thấp trong các thiết bị sang mức điện áp cao ngồi đường dây Các mức tín hiệu được

dùng trên đường truyền cao hơn so với mức của TT ( 2.0v — 5.0v là mức 1 va 0.2v — 0.8v

là mức 0) cĩ tác dụng chống suy gidm va loại nhiễu tốt

2 Dong 20mA :

Tín hiệu này là dùng dịng điện thay cho điện áp Mặc dù khơng mở rộng tốc độ

nhưng nĩ tăng khoảng cách vật lý giữa hai thiết bị thơng tin Hoạt động chính là trạng thái

của chuyển mạch được điều khiển bởi luồng bít dữ liệu truyền:chuyển mạch đĩng tương

đứng với bit 1, do đĩ cho dịng 20mA chạy qua và ngược lại chuyển mạch mở tương ứng

mức 0 Tại đầu thu dịng điện được phát hiện bởi mạch cảm biến dịng và các tín hiệu nhị

phân được tái tạo lại Giao tiếp này loại bỏ nhiễu tốt hơn so với giao tiếp bằng điện áp

————

Trang 40

LUẬN VĂN TỐT NGHIỆP GVHD :Th.S Nguyễn Thị Ngọc Anh Ky! a ‘Apt 4/ Thiet bi nguơn Thrét bi dich Nhận Tnyển 3 RS-422A/V.11 :

Nếu muốn tăng khoảng cách vật lý và tốc độ, ta dùng RS-422A/V.11 chuẩn này

cơ bản dựa trên cáp xoắn đơi và mạch thu phát vi phân và được xem như là giao tiếp điện

cân bằng Một mạch phát vi phân tạo ra tín hiệu sinh đơi bằng nhau và ngược cực theo

mỗi tín hiệu nhị phân 0 hoặc 1 khi được truyền Tương tự, mạch thu theo hiệu số giữa hai

tín hiệu trên hai ngõ nhập của chúng, nhờ đĩ nhiễu tác động đồng thời lên cả hai dây sẽ

khơng ảnh hưởng đến tín hiệu cần thu Một dẫn xuất của RS-422A/V.11 là RS432A/V10

cĩ thể dùng cho các ngõ ra điện áp khơng cân bằng bởi các giao tiếp EIA-232D/V.24 với

bộ thu vi phân RS-422A/V.11 thích hợp trong trường hợp dùng cáp xoắn đơi truyền ở cự

ly 10m với tốc độ 10Mbps và 1Km với tốc độ 100Kbps

Một tham số quan trọng của bất kì đường truyền nào đặc tính trở kháng Z bởi vì một bộ thu chỉ hấp thụ hết các tín hiệu gửi đến chỉ khi đường dây được kết thúc bởi một điện

trở R bằng với Z (sự phối hợp trở kháng )

Định dạng
Số trang	81
Dung lượng	3,16 MB