1. Trang chủ
  2. » Luận Văn - Báo Cáo

Nghiên cứu ứng dụng chíp điều khiển ethernet W5100

73 603 2
Tài liệu đã được kiểm tra trùng lặp

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 73
Dung lượng 1,79 MB

Nội dung

 Mỗi 1 địa chỉ IP ngoài Internet là duy nhất. Để các Network có những địa chỉ duy nhất ngoài Internet, thì Internet Assigned Numbers Authority

MỤC LỤC Lời mở đầu .4 Chương 1: Tổng Quan Về TCP/IP .5 Để các máy máy tính có thể liên lạc với nhau qua mạng, chúng phải sử dụng cùng 1 ngôn ngữ hay còn gọi là 1 giao thức (Protocol). Giao thức là 1 hệ luật và chuẩn cho phép các máy tính trong mạng liên lạc với nhau. 5 TCP/IP là viết tắt của Transmission Control Protocol (Giao thức Điều Khiển Truyền Thông) / Internet Protocol (Giao thức Internet). 5 TCP/IP không chỉ gồm 2 giao thức mà thực tế nó là tập hợp của nhiều giao thức. Chúng ta gọi đó là 1 Hệ Giao Thức hay Bộ Giao Thức (Suite Of Protocols). .6 Thiết bị mạng gia đình: Hộp nối, PVRs, chuyển đổi nguồn số .23 Bộ nối tiếp tới ethernet: Bộ điều khiển truy cập, LED hiện thị, Rơle AT không giây… .24 Bộ song song tới ethernet: Máy in, máy photocopy 24 USB ethernet: Thiết bị lưu trữ, máy in mạng 24 GPIO ethernet: Các cảm biến mạng gia đình .24 Hệ thống bảo vệ: DVRs, camera giám sát thông qua mạng 24 Sản xuất và chế tạo tự động .24 Các thiết bị điều khiển ứng dụng trong y tế .24 Các hệ thống cố định 24 2.1. Tìm hiểu về vi điều khiển AVR-Micro Atmega64L 25 Hãng Atmel đã từ lâu nổi tiếng với chíp vi điều khiển họ 89Cxx phù hợp với các ứng dụng đơn giản. Chuyển sang họ AVR, Atmel đã thêm vào chip vi điều khiển này nhiều tính năng mà chíp họ 8051 không có như là ADC, PWM, BUS I2C, 2 Wire v.v ., để giúp cho người sử dụng có thêm nhiều tính năng để sử dụng 25 AVR là vi điều khiển được thiết kế cho rất nhiều ứng dụng. Từ các ứng dụng điều khiển, đo lường .25 Sơ đồ cấu hình chân của Atmega64L 27 Sơ đồ khối: 28 Do các khối chức năng của Atmega64L rất nhiều lên em chỉ đề cập đến các khối chức năng sử dụng trong luận văn này .30 Trong mục này sẽ mô tả tổng quát về cấu trúc lõi CPU của AVR. Chức năng chính của lõi CPU là đảm bảo cho chương trình hoạt động. CPU phải có khả năng truy cập vào bộ nhớ, thực hiện tính toán, điều khiển ngoại vi và quản lý ngắt 30 Sơ đồ khối của CPU: 30 .30 Hình 9: Sơ đồ khối CPU .30 Các bộ xử lý AVR có kiến trúc Harvard, nghĩa là có bộ nhớ dữ liệu và bộ nhớ chương trình tách biệt nhau. Hình trên minh họa sơ đồ khối CPU của AVR. Bus dữliệu dùng cho bộ nhớ dữ liệu là 1 bus 8 bit, cho phép nối hầu hết các bộ phận ngoại vi với tệp thanh ghi ( register file). Bus dữ liệu dùng cho bộ nhớ chương trình có độ rộng 16 bit và chỉ nối với thanh ghi lệnh .31 a. Khối số học logic ALU 31 Khối số học (ALU) thực hiện các thao tác như thao tác bit, phép tính số học và lôgic trên nội dung của các thanh ghi và ghi ngược kết quả vào tệp thanh ghi trên thanh ghi đã được chỉ định. Các thao tác này được thực hiện trong một chu kỳ đồng hồ đơn lẻ. Mỗi một thao tác ĐH Công Nghệ - ĐHQG Hà Nội Khóa luận tốt nghiệp _____________________________________________________________________________ __________________________________________ ALU đều làm ảnh hưởng đến các cờ trong thanh ghi trạng thái (STATUS), tùy thuộc vào lệnh .31 b. Thanh ghi trạng thái SREG .31 Thanh ghi triạng thái có chứa 8bit cờ, đóng vai trò báo hiệu trạng thái hiện tại của bộ xử lý. Tất cả các bit đó dược xóa bởi chương trình. Các địa chỉ I/O của thanh ghi trang thái là $3F( địa chỉ bộ nhớ là $57) .31 .31 Thanh ghi trạng thái không được lưu trữ bằng máy (machine) trong thời gian diễn ra một thao tác ngắt. Lệnh trong một đoạn chương trình ngắt có thể xủa đổi bít cờ trạng thái, và vì thế chương trình của người dùng phải lưu trữ và khôi phục thanh ghi trạng thái trong thời gian có một ngắt 31 c. Tập thanh ghi đa năng .31 Tất cả các bộ điều khiển AVRđều có 32 thanh ghi đa năng. Một số trong các thanh ghi này còn có các chức năng riêng, bổ sung. Các thanh ghi dược đặt tên từ R0 đến R31. Tệp thanh ghi được tách thành 2 phần, mỗi phần có 16 thanh ghi, đánh số từ R0 đến R15 và R16 đến R31. Tất cả truy nhập trong chu trình đơn đến tất cả các thanh ghi. .31 .32 d. Thanh ghi con trỏ ngăn xếp SP .32 Thanh ghi này có độ rộng bằng 1 byte đối với các bộ xử lý có đến 256 byte bộ nhớ SRAM và bằng 2byte (được gọi là SPH và SPL) đối với các bộ xử lý có bộ nhớ . Thanh ghi này sử dụng để chỉ đến vùng trong bộ nhớ SRAM ở đỉnh của ngăn xếp. Ngăn xếp được sử dụng để lưu trữ địa chỉ mà bộ xử lý trả trở lại trong thời gian một ngắt và gọi thủ tục . Bởi vì SP được khởi tạo về $0000 khi rết, nên chương trình người dùng cần phải khởi tạo SP cho thích hợp, bởi vì địa chỉ bắt đầu của bộ nhắ SRAM không phải là $0000 mà là $60. Ngăn xếp sắp xếp theo thứ tự từ trên xuống dưới trong địa chỉ bộ nhớ, nghĩa là, việc đẩy một giá trị lên trên ngăn xếp sẽ làm cho SP giảm đi một giá trị. Khi kéo một giá trị khỏi ngăn xếp sẽ làm tăng SP thêm một giá trị 32 e. Việc thực thi lệnh .32 Bộ xử lý AVR được điều khiển bởi đồng hồ hệ thống, đồng hồ này có thể ở bên ngoài hoặc, nếu có tồn tại và được phép, một đồng hồ RC bên trong có thể được sử dụng. Đồng hồ hệ thống này không qua bất kỳ bộ chia nào và được sử dụng trục tiếp cho tất cả các thao tác truy nhập bên trong bộ xử lý. Bộ xử lý có một đường ống (pipeline) 2 tầng, và lệnh tìm nạp giải mã được thực hiện đồng thời vời việc thực thi lệnh. 32 .33 Hình 10: Tìm nạp/ giải mã lệnh và việc thực thi lệnh .33 Cứ mỗi lần lệnh được tìm nạp, nếu đây là một lệnh liên quan đến ALU, nó có thể được thực thi bởi khối ALU như được minh họa tren hình 3-5 cho một chu trình đơn lẻ .33 .33 Hình 11: Việc thực thi của ALU bao gồm tìm/nạp thực thi, và ghi ngược lại vào thanh ghi. 33 Mặt khác, việc truy nhập bộ nhớ SRAM chiếm mất 2 chu kỳ, như dược minh họa ở hình dưới. Nguyên nhân là việc truy nhập bộ nhớ SRAM sử dụng một thanh ghi con trỏ dùng cho địa chỉ bộ nhớ SRAM. Thanh ghi con trỏ này chỉ là một trong các thanh ghi con trỏ (các cặp thanh ghi X, Y hoặc Z) có trên chip. Chu trình đồng hồ thứ nhất được cần đến để truy nhập tệp thanh ghi và để thao tác trên thanh ghi con trỏ (các lệnh truy nhập bộ nhớ SRAM cho phếp tăng địa chỉ trước/ sau thao tác trên thanh ghi con trỏ). Ở thời điểm kết thúc của chu kỳ đồng hồ thứ nhất, khối ALU thực hiện phép tính này, và sau đó địa chỉ này được sử dụng để Nguyễn Thanh Hiệp 2 ĐH Công Nghệ - ĐHQG Hà Nội Khóa luận tốt nghiệp _____________________________________________________________________________ __________________________________________ truy nhập ô nhớ SRAM và để ghi vào ô nhớ này ( hoặc đọc ra rừ đó vòa thanh ghi đích), như được minh họa hình dưới 33 .34 Hình 12: Các chu trình truy nhập dữ liệu lên thanh ghi SRAM trên chip .34 Bộ nhớ của Atmega64L được chia làm 2 phần: bộ nhớ chương trình và bộ nhớ dữ liệu. Trong trường hợp đặc biệt bộ nhớ EEPROM được mô tả như là bộ nhớ dữ liệu .34 Atmega có 64k Byte bộ nhớ Flash lập trình lại được trong hệ thống (ISP- In system progammable) cho bộ nhớ chương trình. Bây giờ họ vi điều khiển AVR đề là chip 16 hoặc 32 bit thì Flash được tổ chức là 32k x 6. Để vi điều khiển hoạt động chương trình phải được nạp vào bộ nhớ Flash. .34 Giới thiệu bộ nạp AVR-doper: .34 .35 .35 Bộ nạp này có ưu điểm là sử dụng giao diện USB với PC, và hoạt động được với điện áp 3,3V 35 Atmega64L có bộ nhớ SRAM là 4k byte .35 Atmega có thể dùng các nguồn xung clock: RC ngoài, thạch anh ngoài, nguồn xung ngoài hoặc bộ dao động RC tích hợp bên trong 36 Trong luận văn, vi điều khiển Atmega64L dùng bộ cộng hưởng thạch anh ngoài 7.3728 MHz 36 Atmega64L có tổng cộng 36 ngắt phần cứng : ngắt cho timer, ngắt USART, ngắt ADC, PWM v.v 36 .36 .37 Hình 14: bảng véc tơ ngắt của Atmega64L .37 Atmega64L có 4 timer/counter gồm 2 timer 8bit (timer0 và timer2) và 2 timer 16bít (timer1 và timer2) .37 Sơ đồ khối của timer1: .37 .37 Hình 15: Sơ đồ khối của timer/counter 37 Timer/counter1, 16 bit cho phép lập trình các thời gian điều khiển chính xác ( đếm các sự kiện), tạo xung, đo độ rộng thời gian của tín hiệu. Các tính năng: 38 Là timer 16 bit cho phép tạo PWM 16bit .38 Ba lối ra so sánh độc lập .38 Một bộ capture đầu vào 38 Chế độ Auto Reload .38 Triệt nhiễu đầu vào Capture .38 Hiệu chỉnh pha PWM .38 Chu kỳ PWM thay đổi được 38 Bộ tạo tần số .38 Đếm sự kiện ngoài 38 10 nguyên nhân gây ngắt timer độc lập(TOV1, OCF1A, OCF1B, OCF1C, ICF1, TOV3, OCF3A, OCF3B, OCF3C, and ICF3) .38 Tính năng: .38 Trả về kết quả ADC 10 bit .38 0.75 đơn vị không tuyến tính 38 Độ chính xác tuyệt đối là ± 1.5 LSB 38 Thời gian biến đổi là từ 13- 260 μs 38 Nguyễn Thanh Hiệp 3 ĐH Công Nghệ - ĐHQG Hà Nội Khóa luận tốt nghiệp _____________________________________________________________________________ __________________________________________ 8 lối vào đơn hợp kênh ADC .38 7 lối vào vi phân ADC 38 2 lối vào vi phân có bộ khếch đại đầu vào .38 Điều chỉnh lệch trái ở kết quả ADC .38 Điện áp vào ADC từ 0 – Vcc hoặc 2,7 – Vcc đối với ADC vi phân .38 Có khả năng lựa chọn 2,56V làm điện áp chuẩn cho ADC .38 ADC tự động bắt đầu biến đổi bời Auto Trigger của nguồn ngắt .38 Ngắt khi biến đổi hoàn thành .39 Có mode loại trừ nhiễu .39 .39 Hình 16: Sơ đồ khối bộ biến đổi ADC 39 39 Atmega64L có 2 khối USART: USART0 và USART1. Tính năng: 40 Hoạt động song công ( Thanh ghi truyền và nhận độc lập ) 40 Hoạt động ở chế độ đồng bộ hoặc không đồng bộ 40 Bộ tạo tốc độ Baud .40 Khung truyền 5,6,7,8 hoặc 9 bit dữ liệu và 1 hoặc 2 bit stop 40 Tạo và kiểm tra chẵn lẻ bằng phần cứng .40 Phát hiện tràn dữ liệu 40 Phát hiện lỗi khung truyền 40 Lọc nhiễu bao gồm phát hiện lỗi bit start và lọc số thông thấp .40 Ba ngắt : truyền hoàn tất, thanh ghi dữ liệu TX trống, nhận hoàn tất .40 Truyền thông đa vi xử lý 40 Gấp đôi tốc độ với mode truyền không đồng bộ .40 .41 Hình 17: Sơ đồ khối USART .41 Mode thường được sử dụng là mode: truyền không đồng bộ, tốc độ baud 9600, 8 bit dữ liệu, 1 bit stop, không kiểm chẵn lẻ, không bắt tay 41 Trong luận văn này em sử dụng USART1 để hiện thị các thông số cần thiết để xuất ra màn hình 41 Chương 3: Thực Nghiệm .42 3.1. Thiết kế phần cứng 42 3.2. Xây dựng phần mềm .45 Lời mở đầu Trong thời đại ngày nay, sự bùng nổ của cuộc cách mạng công nghệ thông tin đang diễn ra nhanh chóng trên phạm vi toàn cầu. Công nghệ thông tin đã làm thay đổi mọi mặt của đời sống con người, biến thế giới thành ngôi nhà chung. Tất cả các nước và các vùng lãnh thổ trên thế giới liên kết với nhau thông qua mạng Internet. Internet phát triển nhanh chóng và trở thành phương tiện giao tiếp với tốc độ nhanh, hiệu quả với giá Nguyễn Thanh Hiệp 4 ĐH Công Nghệ - ĐHQG Hà Nội Khóa luận tốt nghiệp _____________________________________________________________________________ __________________________________________ thành rẻ. Internet đã làm cuộc sống của con người được cải thiện rất nhiều, nhanh hơn và thuận tiện hơn. Hiện nay, Internet không chỉ đáp ứng nhu cầu tìm kiếm thông tin, giải trí… mà còn thực sự trở thành phương tiện giúp con người trao đổi, mua bán. Điều này thực sự có ý nghĩa, nó giúp giảm bớt các chi phí trong kinh doanh như giảm chi phí vận chuyển trung gian, chi phí giao dịch… và đặt biệt giúp là giúp tiết kiệm thời gian để con người đầu tư vào các hoạt động khác. Do đó, con người có thể ngồi ở nhà để tìm kiếm thông tin theo ý muốn. Nắm bắt được những ứng dụng to lớn về Internet mà ngày nay các nhà sản xuất chíp đã thiết kế ra nhiều loại chíp tích hợp nhiều ứng dụng liên quan tới mạng. Do vậy, trong khóa luận này, tôi chọn đề tài “Nghiên cứu ứng dụng chíp điều khiển ethernet W5100”, tìm hiểu về một số ứng dụng của chíp liên quan tới mạng. Qua đây, tôi xin gửi lời cảm ơn chân thành đến TS.Nguyễn Thăng Long là những người đã hướng dẫn, chỉ bảo nhiệt tình giúp tôi hoàn thành khóa luận này. Hà nội, ngày 24 tháng 5 năm 2008 Sinh viên Nguyễn Thanh Hiệp Chương 1: Tổng Quan Về TCP/IP 1.1. Giới Thiệu  Để các máy máy tính có thể liên lạc với nhau qua mạng, chúng phải sử dụng cùng 1 ngôn ngữ hay còn gọi là 1 giao thức (Protocol). Giao thức là 1 hệ luật và chuẩn cho phép các máy tính trong mạng liên lạc với nhau.  TCP/IP là viết tắt của Transmission Control Protocol (Giao thức Điều Khiển Truyền Thông) / Internet Protocol (Giao thức Internet). Nguyễn Thanh Hiệp 5 ĐH Công Nghệ - ĐHQG Hà Nội Khóa luận tốt nghiệp _____________________________________________________________________________ __________________________________________  TCP/IP không chỉ gồm 2 giao thức mà thực tế nó là tập hợp của nhiều giao thức. Chúng ta gọi đó là 1 Hệ Giao Thức hay Bộ Giao Thức (Suite Of Protocols). 1.2. Tổng quát  Để cho các máy tính trao đổi dữ liệu với nhau TCP/IP sử dụng mô hình truyền thông 4 tầng hay còn gọi là Mô Hình DoD (Mô hình của Bộ Quốc Phòng Mỹ). Các tầng trong mô hình này là (Theo thứ tự từ trên xuống): + Tầng Ứng Dụng (Application Layer) + Tầng Giao Vận (Transport Layer) + Tầng Liên Mạng (Internet Layer) + Tầng Giao Diện Mạng (Network Interface Layer)  Mỗi giao thức của Họ TCP/IP đều thuộc 1 trong các tầng này. Ta sẽ tìm hiểu từng tầng . 1.2.1.Tầng Giao Diện Mạng (Network Interface Layer)  Tầng Giao Diện Mạng có trách nhiệm đưa dữ liệu tới và nhận dữ liệu từ phương tiện truyền dẫn. Tầng này gồm các thiết bị phần cứng vật lí chẳng hạn như Card Mạng và Cáp Mạng.  1 Card Mạng chẳng hạn card Ethernet chứa 1 số HEX 12 kí tự (00-18-37-03- C0-F4) được gọi là Địa Chỉ MAC (Media Access Control) hay Địa Chỉ Truy Nhập Phương Tiện . MAC đóng vai trò quan trọng trong việc gán địa chỉ và truyền dữ liệu.  1 số giao thức tiêu biểu thuộc tầng này gồm : + ATM (Asynchronous Transfer Mode) + Ethernet + Token Ring + FDDI (Fiber Distributed Data Interface) + Frame Relay 1.2.1.Tầng Liên Mạng (Internet Layer) Nằm bên trên tầng giao diện mạng. Tầng này có chức năng gán địa chỉ, đóng gói và định tuyến (Route) dữ liệu 4 giao thức quan trọng nhất trong tầng này gồm: Nguyễn Thanh Hiệp 6 ĐH Công Nghệ - ĐHQG Hà Nội Khóa luận tốt nghiệp _____________________________________________________________________________ __________________________________________ + IP (Internet Protocol): Có chức năng gán địa chỉ cho dữ liệu trước khi truyền và định tuyến chúng tới đích. + ARP (Address Resolution Protocol): Có chức năng biên dịch địa chỉ IP của máy đích thành địa chỉ MAC. + ICMP (Internet Control Message Protocol): Có chức năng thông báo lỗi trong trường hợp truyền dữ liệu bị hỏng. + IGMP (Internet Group Management Protocol): Có chức năng điều khiển truyền đa hướng (Multicast) 1.2.2.Tầng Giao Vận (Transport Layer) Có trách nhiệm thiết lập phiên truyền thông giữa các máy tính và quy định cách truyền dữ liệu 2 giao thức chính trong tầng này gồm: + UDP (User Datagram Protocol): Còn gọi là Giao Thức Gói Người Dùng UDP cung cấp các kênh truyền thông phi kết nối nên nó không đảm bảo truyền dữ liệu 1 cách tin cậy. Các ứng dụng dùng UDP thường chỉ truyền những gói có kích thước nhỏ, độ tin cậy dữ liệu phụ thuộc vào từng ứng dụng + TCP (Transmission Control Protocol): Ngược lại với UDP, TCP cung cấp các kênh truyền thông hướng kết nối và đảm bảo truyền dữ liệu 1 cách tin cậy. TCP thường truyền các gói tin có kích thước lớn và yêu cầu phía nhận xác nhận về các gói tin đã nhận. 1.2.4.Tầng ứng dụng (Application Layer) Gồm nhiều giao thức cung cấp cho các ứng dụng người dùng. Được sử dụng để định dạng và trao đổi thông tin người dùng 1 số giao thức thông dụng trong tầng này là: + DHCP (Dynamic Host Configuration Protocol): Giao Thức Cấu Hình Trạm Động. + DNS (Domain Name System): Hệ Thống Tên Miền. + SNMP (Simple Network Management Protocol): Giao Thức Quản Lý Mạng Đơn Giản. + FTP (File Transfer Protocol): Giao Thức Truyền Tập Tin + TFTP (Trivial File Transfer Protocol): Giao Thức Truyền Tập Tin Bình Thường Nguyễn Thanh Hiệp 7 ĐH Công Nghệ - ĐHQG Hà Nội Khóa luận tốt nghiệp _____________________________________________________________________________ __________________________________________ + SMTP (Simple Mail Transfer Protocol): Giao Thức Truyền Thư Đơn Giản Hình1:Bảng sau mô tả khái quát về Bộ Giao Thức TCP/IP 1.2.5.Địa chỉ IP  Mỗi máy trên mạng TCP/IP hay còn gọi là trạm TCP/IP được nhận dạng bằng 1 địa chỉ IP logic. Mỗi trạm hay mỗi thiết bị mạng sử dụng TCP/IP để truyền thông cần có 1 địa chỉ IP duy nhất.  Địa chỉ IP cho biết vị trí của 1 hệ thống trong 1 mạng giống như địa chỉ xác định ngôi nhà trên 1 con đường nào đó. Tương tự như 1 khu dân cư. Địa chỉ IP phải là duy nhất trên toàn cầu và phải được viết dưới 1 định dạng chuẩn. Nguyễn Thanh Hiệp 8 ĐH Công Nghệ - ĐHQG Hà Nội Khóa luận tốt nghiệp _____________________________________________________________________________ __________________________________________  Mỗi địa chỉ IP được chia thành 2 phần : Phần địa chỉ mạng (Net ID) và Phần địa chỉ trạm (Host ID). + Net ID: Dùng để nhận dạng những hệ thống trong cùng 1 khu vực vật lý còn được gọi là Phân Đoạn (Segment). Mọi hệ thống trong cùng 1 Phân Đoạn phải có cùng Địa Chỉ Mạng và Phần địa chỉ này phải là duy nhất trong số các mạng hiện có. + Host ID: Dùng để nhận dạng 1 trạm làm việc, 1 máy chủ, 1 Router hoặc 1 trạm TCP/IP trong 1 phân đoạn. Phần địa chỉ trạm cũng phải là duy nhất trong 1 mạng.  Giống địa chỉ bưu điện gồm 2 phần: MÃ BƯU ĐIỆN – SỐ NHÀ, TÊN ĐƯỜNG. Địa chỉ IP cũng gồm 2 phần: NET ID – HOST ID. + Phần đầu tiên, NET ID nhận dạng mạng mà máy tính nối tới, tất cả máy tính trong cùng mạng phải có cùng NET ID giống như mọi nhà trong cùng quận phải có cùng MÃ BƯU ĐIỆN. + Phần thứ hai, HOST ID xác định máy tính, router hoặc thiết bị mạng khác trong mạng. HOST ID phải là duy nhất trong 1 mạng giống như SỐ NHÀ, TÊN ĐƯỜNG phải là duy nhất trong 1 quận. Hai máy tính có thể có cùng HOST ID nếu NET ID của chúng khác nhau, giống như hai ĐƯỜNG có thể cùng tên nếu như chúng thuộc 2 quận khác nhau.  Sự kết hợp giữa NET ID và HOST ID phải cho phép nhận dạng duy nhất mỗi máy tính riêng biệt. Các địa chỉ IP có chiều dài 32bit được chia thành 4 dãy. Mỗi dãy gồm 8bit (1Byte), mỗi Byte được phân cách = 1 dấu “.”, 1 Byte là 1 giá trị nằm trong khoảng từ 0-255. Cách biểu diễn như vậy gọi là “Kí hiệu thập phân dấu chấm” (Dotted-Decimal Notation) để cho mọi người sử dụng nhớ địa chỉ 1 cách dễ dàng. Nguyễn Thanh Hiệp 9 ĐH Công Nghệ - ĐHQG Hà Nội Khóa luận tốt nghiệp _____________________________________________________________________________ __________________________________________ Tuy nhiên khi xử lý thông tin máy tính lại sử dụng Hệ Nhị Phân (Binary) vì tín hiệu chúng sử dụng để truyền thông chỉ có 2 trạng thái là Bật (1) và Tắt (0). Trong 1 Byte , mỗi bit được gán một giá trị. Nếu Bit được đặt là 0 thì nó được gán giá trị 0, nếu Bit được đặt là 1 thì có thể chuyển đổi thành 1 giá trị thập phân. Bit thấp nhất trong Byte tương ứng với 1, Bit cao nhất tương ứng với 128. Vậy giá trị lớn nhất của 1 Byte là 255 tương ứng với trường hợp cả 8 Bit đều được đặt là 1. Nguyễn Thanh Hiệp 10 [...]... dụng 2.1.1 Mô tả chung về AVR  AVR là vi điều khiển được thiết kế cho rất nhiều ứng dụng Từ các ứng dụng điều khiển, đo lường  Vi điều khiển AVR có thể coi như là một máy vi tính được tích hợp trên một chíp đơn AVR là vi điều khiển 8 bit ( không thuộc họ vi điều khiển xử lý số DSP ) thiết kế hướng vào mục đích điều khiển Được tích hợp các bộ nhớ EEPROM và bộ nhớ Flash (có thể lập trình được trong... Tìm hiểu về vi điều khiển AVR-Micro Atmega64L  Hãng Atmel đã từ lâu nổi tiếng với chíp vi điều khiển họ 89Cxx phù hợp với các ứng dụng đơn giản Chuyển sang họ AVR, Atmel đã thêm vào chip vi điều khiển này nhiều tính năng mà chíp họ 8051 không có như là ADC, PWM, BUS I2C, 2 Wire v.v , để giúp cho người sử dụng có thêm nhiều tính năng để sử dụng 2.1.1 Mô tả chung về AVR  AVR là vi điều khiển được thiết... chất không trạng thái của nó nên nó hữu dụng đối với việc trả lời các truy vấn nhỏ với số lượng lớn người yêu cầu  Những ứng dụng phổ biến sử dụng UDP như DNS (Domain Name System), ứng dụng streaming media, Voice over IP, Trivial File Transfer Protocol (TFTP) và game trực tuyến 1.3.2.1.5 Thông tin ứng dụng  Việc truyền thông giữa vi điều khiển với chíp ethernet W5100 cung cấp hướng kết nối sau: Theo... cầu Một hệ thống điều khiển có thể cung cấp rất nhiều thuận lợi và do đó nó có thể thực hiện theo các phần khác nhau Nhưng nó cũng trở nên khó khăn khi hệ thống chỉ có 8bit điều khiển, với vài trăm byte RAM và giới hạn bộ nhớ chương trình sử dụng Thêm vào đó là truy cập hệ thống điều khiển, người dùng phải đặc biệt chú ý ứng dụng chính Một TCP/IP Stack nó kết hợp chặt chẽ với ứng dụng chính là tương... /MOSI, /MISO  Ở W5100, SPI_EN là chân dùng để điều khiển SPI 1.3.2.1.6 Một số ứng dụng W5100  Thiết bị mạng gia đình: Hộp nối, PVRs, chuyển đổi nguồn số Nguyễn Thanh Hiệp 23 ĐH Công Nghệ - ĐHQG Hà Nội Khóa luận tốt nghiệp _  Bộ nối tiếp tới ethernet: Bộ điều khiển truy cập, LED hiện thị, Rơle AT không giây…  Bộ song song tới ethernet: Máy... thì hoạt động ở chế độ không đồng bộ TCP/IP Stack cho vi điều khiển được thiết kế một cách động lập đối với một hệ thống và do đó có thể thực thi hệ thống một cách đa nhiệm Kết quả là nó có thể sử dụng được một vài hệ thống và thường được sử dụng để điều khiển hệ thống đa nhiệm hoặc là không Hình 4 : Biểu diễn sở đồ TCP/IP stack cho vi điều khiển Nguyễn Thanh Hiệp 17 ĐH Công Nghệ - ĐHQG Hà Nội Khóa...  USB ethernet: Thiết bị lưu trữ, máy in mạng  GPIO ethernet: Các cảm biến mạng gia đình  Hệ thống bảo vệ: DVRs, camera giám sát thông qua mạng  Sản xuất và chế tạo tự động  Các thiết bị điều khiển ứng dụng trong y tế  Các hệ thống cố định Nguyễn Thanh Hiệp 24 ĐH Công Nghệ - ĐHQG Hà Nội Khóa luận tốt nghiệp _ Chương 2: Vi Điều Khiển 2.1... các file nguồn Giả sử TCP/IP Stack được thiết kế cho họ vi điều khiển PIC 18 thì nó có thể dễ dàng chạy trong các thiết bị phần cứng của vi điều khiển PIC 18 Nguyễn Thanh Hiệp 16 ĐH Công Nghệ - ĐHQG Hà Nội Khóa luận tốt nghiệp _ Cũng giống như TCP/IP chuẩn, TCP/IP Stack cho vi điều khiển cũng chia thành nhiều lớp TCP/IP Stack Các mã ở mỗi lớp... _ 1.3.2.Hardwired TCP/IP 1.3.2.1 Giới thiệu về chip Ethernet W5100  Cung cấp bộ giao thức TCP/IP trong phần cứng: TCP, UDP, IPv4ARP, IGMP, PPPoE, Ethernet  10BaseT/100BaseTX được tích hợp trong phần cứng  Tự động cung cấp MDI/MDIX  Kết nối ADSL(sử dụng giao thức PPPoE với PAP/CHAP )  4 sockets độc lập đồng thời xảy ra cùng 1 lúc  16Kbyte cho bộ... TCP/IP Properties Router được ghi rõ tại địa chỉ Default Gateway sau đó sẽ chịu trách nhiệm đưa gói tin đến Mạng 1 cách chính xác 1.3 TCP/IP cho vi điều khiển 1.3.1.TCP/IP stack TCP/IP stack cho vi điều khiển là một bộ chương trình nhằm cung cấp những ứng dụng cơ bản về TCP/IP như HTTP Server, mail client … Nhiều sự bổ sung TCP/IP đều đi theo một cấu trúc phần mềm Phần mềm đó được chia thành nhiều lớp, . 2003 c ng t ch h p ch c n ng Internet Connection Sharing (ICS) để cung c p d ch vụ NAT đ n gi n cho c c Client trong m ng Private. 1.2.7. L p địa ch  C . L i mở đ u Trong th i đ i ng y nay, sự b ng n c a cu c c ch m ng c ng nghệ th ng tin đang di n ra nhanh ch ng tr n phạm vi to n c u. C ng nghệ th ng tin

Ngày đăng: 25/04/2013, 13:00

HÌNH ẢNH LIÊN QUAN

Hình1:Bảng sau mô tả khái quát về Bộ Giao Thức TCP/IP - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 1 Bảng sau mô tả khái quát về Bộ Giao Thức TCP/IP (Trang 8)
Hình 2:Bảng sau đây sẽ mô tả khái quát về các lớp địa chỉ IP - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 2 Bảng sau đây sẽ mô tả khái quát về các lớp địa chỉ IP (Trang 13)
Hình 3:Bảng mô tả sự khác nhau giữa 3 Lớp địa chỉ A, B và C: 1.2.8. Subnet Mask - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 3 Bảng mô tả sự khác nhau giữa 3 Lớp địa chỉ A, B và C: 1.2.8. Subnet Mask (Trang 14)
Hình 3:Bảng mô tả sự khác nhau giữa 3 Lớp địa chỉ A, B và C: - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 3 Bảng mô tả sự khác nhau giữa 3 Lớp địa chỉ A, B và C: (Trang 14)
Trạm đã cấu hình với 1 địa chỉ lớ pC (ví dụ 192.168.20.50) là :11111111 11111111 11111111 00000000 (255.255.255.0) - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
r ạm đã cấu hình với 1 địa chỉ lớ pC (ví dụ 192.168.20.50) là :11111111 11111111 11111111 00000000 (255.255.255.0) (Trang 15)
Hình 4: Biểu diễn sở đồ TCP/IP stack cho vi điều khiển - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 4 Biểu diễn sở đồ TCP/IP stack cho vi điều khiển (Trang 17)
Hình 4 : Biểu diễn sở đồ TCP/IP stack cho vi điều khiển - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 4 Biểu diễn sở đồ TCP/IP stack cho vi điều khiển (Trang 17)
Hình 5: Sơ đồ cấu hình chân của W5100 - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 5 Sơ đồ cấu hình chân của W5100 (Trang 19)
1.3.2.1.1. Sơ đồ chân - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
1.3.2.1.1. Sơ đồ chân (Trang 19)
Hình 6: Phương pháp kết nối TCP - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 6 Phương pháp kết nối TCP (Trang 21)
Hình 6: Phương pháp kết nối TCP - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 6 Phương pháp kết nối TCP (Trang 21)
Sơ đồ cấu hình chân của Atmega64L - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Sơ đồ c ấu hình chân của Atmega64L (Trang 27)
2.1.3. Sơ đồ chân - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
2.1.3. Sơ đồ chân (Trang 27)
Hình 8: Sơ đồ khối vi điều khiển AVR: Atmega64L - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 8 Sơ đồ khối vi điều khiển AVR: Atmega64L (Trang 28)
Sơ đồ khối: - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Sơ đồ kh ối: (Trang 28)
Hình 9: Sơ đồ khối CPU - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 9 Sơ đồ khối CPU (Trang 30)
Sơ đồ khối của CPU: - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Sơ đồ kh ối của CPU: (Trang 30)
Hình 11: Việc thực thi của ALU bao gồm tìm/nạp thực thi, và ghi ngược lại vào thanh ghi. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 11 Việc thực thi của ALU bao gồm tìm/nạp thực thi, và ghi ngược lại vào thanh ghi (Trang 33)
Hình 10: Tìm nạp/ giải mã lệnh và việc thực thi lệnh. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 10 Tìm nạp/ giải mã lệnh và việc thực thi lệnh (Trang 33)
Hình 10: Tìm nạp/ giải mã lệnh và việc thực thi lệnh. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 10 Tìm nạp/ giải mã lệnh và việc thực thi lệnh (Trang 33)
Hình 11: Việc thực thi của ALU bao gồm tìm/nạp thực thi, và ghi ngược lại vào thanh  ghi. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 11 Việc thực thi của ALU bao gồm tìm/nạp thực thi, và ghi ngược lại vào thanh ghi (Trang 33)
Hình 12: Các chu trình truy nhập dữliệu lên thanh ghi SRAM trên chip. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 12 Các chu trình truy nhập dữliệu lên thanh ghi SRAM trên chip (Trang 34)
Hình 12: Các chu trình truy nhập dữ liệu lên thanh ghi SRAM trên chip. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 12 Các chu trình truy nhập dữ liệu lên thanh ghi SRAM trên chip (Trang 34)
Hình 13: Bộ nạp AVR-doper. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 13 Bộ nạp AVR-doper (Trang 35)
Hình 13: Bộ nạp AVR-doper. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 13 Bộ nạp AVR-doper (Trang 35)
Hình 15: Sơ đồ khối của timer/counter. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 15 Sơ đồ khối của timer/counter (Trang 37)
Hình 14: bảng véc tơ ngắt của Atmega64L 2.1.4.5.Bộ đếm/định thời của Atmega64L: - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 14 bảng véc tơ ngắt của Atmega64L 2.1.4.5.Bộ đếm/định thời của Atmega64L: (Trang 37)
Hình 15: Sơ đồ khối của timer/counter. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 15 Sơ đồ khối của timer/counter (Trang 37)
Hình 14: bảng véc tơ ngắt của Atmega64L - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 14 bảng véc tơ ngắt của Atmega64L (Trang 37)
Hình 16: Sơ đồ khối bộ biến đổi ADC. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 16 Sơ đồ khối bộ biến đổi ADC (Trang 39)
Hình 16: Sơ đồ khối bộ biến đổi ADC. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 16 Sơ đồ khối bộ biến đổi ADC (Trang 39)
Hình 17: Sơ đồ khối USART. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 17 Sơ đồ khối USART (Trang 41)
Hình 17: Sơ đồ khối USART. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 17 Sơ đồ khối USART (Trang 41)
Hình 18: Sơ đồ nguyên lý mạch chính. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 18 Sơ đồ nguyên lý mạch chính (Trang 43)
Hình 18: Sơ đồ nguyên lý mạch chính. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 18 Sơ đồ nguyên lý mạch chính (Trang 43)
Hình 19: Sơ đồ nguyên lý Module ethernet WIZ810MJ. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 19 Sơ đồ nguyên lý Module ethernet WIZ810MJ (Trang 44)
Hình 19: Sơ đồ nguyên lý Module ethernet WIZ810MJ. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 19 Sơ đồ nguyên lý Module ethernet WIZ810MJ (Trang 44)
Hình 21: Mặt trước của mạch thiết kế. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 21 Mặt trước của mạch thiết kế (Trang 45)
Hình 20: Mặt sau của mạch thiết kế. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 20 Mặt sau của mạch thiết kế (Trang 45)
Hình 21: Mặt trước của mạch thiết kế. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 21 Mặt trước của mạch thiết kế (Trang 45)
Hình 20: Mặt sau của mạch thiết kế. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 20 Mặt sau của mạch thiết kế (Trang 45)
Hình 22: Quá trình viết chương trình cho vi điều khiển. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 22 Quá trình viết chương trình cho vi điều khiển (Trang 46)
Hình 22: Quá trình viết chương trình cho vi điều khiển. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 22 Quá trình viết chương trình cho vi điều khiển (Trang 46)
Hình trên là kết quả thử nghiệm thành công DHCP mà em thu được có Tên miền là WIZnet, địa chỉ MAC là 00:08:DC:00:00:11 ,địa chỉ IP là 192.168.11.152 - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình tr ên là kết quả thử nghiệm thành công DHCP mà em thu được có Tên miền là WIZnet, địa chỉ MAC là 00:08:DC:00:00:11 ,địa chỉ IP là 192.168.11.152 (Trang 47)
Hình 23: Kết quả thu được từ địa chỉ của Mode l. - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 23 Kết quả thu được từ địa chỉ của Mode l (Trang 47)
Hình trên là kết quả thử nghiệm thành công DHCP mà em thu được có Tên miền là  WIZnet, địa chỉ MAC là 00:08:DC:00:00:11 ,địa chỉ IP là 192.168.11.152 - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình tr ên là kết quả thử nghiệm thành công DHCP mà em thu được có Tên miền là WIZnet, địa chỉ MAC là 00:08:DC:00:00:11 ,địa chỉ IP là 192.168.11.152 (Trang 47)
Hình 23: Kết quả thu được từ địa chỉ của Model . - Nghiên cứu ứng dụng chíp điều khiển ethernet W5100
Hình 23 Kết quả thu được từ địa chỉ của Model (Trang 47)

TỪ KHÓA LIÊN QUAN

TRÍCH ĐOẠN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w