Tìm hiểu về vi điều khiển AVR-Micro Atmega64L

Một phần của tài liệu Nghiên cứu ứng dụng chíp điều khiển ethernet W5100 (Trang 25 - 31)

 Hãng Atmel đã từ lâu nổi tiếng với chíp vi điều khiển họ 89Cxx phù hợp với các ứng dụng đơn giản. Chuyển sang họ AVR, Atmel đã thêm vào chip vi điều khiển này nhiều tính năng mà chíp họ 8051 không có như là ADC, PWM, BUS I2C, 2 Wire v.v..., để giúp cho người sử dụng có thêm nhiều tính năng để sử dụng.

2.1.1.Mô tả chung về AVR

 AVR là vi điều khiển được thiết kế cho rất nhiều ứng dụng. Từ các ứng dụng điều khiển, đo lường...

 Vi điều khiển AVR có thể coi như là một máy vi tính được tích hợp trên một chíp đơn. AVR là vi điều khiển 8 bit ( không thuộc họ vi điều khiển xử lý số DSP ) thiết kế hướng vào mục đích điều khiển. Được tích hợp các bộ nhớ EEPROM và bộ nhớ Flash (có thể lập trình được trong hệ thống- In system programmable).

 AVR có các trình dịch hộ trợ để lập trình từ mức thấp assembly (AVR Studio), đến ngôn ngữ bậc cao như là C ( ICC, AVR CodeVision ). AVR có thể thực hiện được hàng triệu lệnh đơn trong một giây.

2.1.2. Tính năng của Atmega64L

 Hiệu suât cao. Là dòng AVR 8 bit tiêu thụ điện năng thấp (Low power AVR).

 Sử dụng cấu trúc RISC

o 133 chỉ lệnh. Một lệnh trong 1 chu kỳ máy.

o 32x8 thanh ghi chung + thanh ghi điều khiển ngoại vi.

o Lên đến 16 triệu lệnh/s với tấn số 16 MHz.

_____________________________________________________________________________ __________________________________________

o 64K Byte bộ nhớ Flash lập trình lại trong hệ thống.

o Lựa chọn Boot code với các bit lock độc lập. Lập trình trong hệ thông bằng chương trình Boot.

o 4KB EEPROM và 4KB SRAM. ( có thể mở rộng 64K RAM ngoài).

o Lập trình trong hệ thống (ISP) qua giao diện SPI.

 Giao diện JTAG (chuẩn IEEE std. 1149.1)

o Hỗ trợ chức năng gỡ rối trên chíp.

o Lập trình thông qua JTAG.

 Các tính năng ngoại vi:

o Hai timer 8 bit và hai timer 16 bit.

o Đồng hồ thời gian thực với bộ chia tần số.

o Hai kênh PWM 8bit. 6 kênh PWM 2-16bit.

o Bộ so sánh tương tự.

o ADC 8 kênh 10 bit. 7 kênh ADC vi phân, 2 kênh ADC có bộ khếch đại 1x, 10x, 200x.

o Giao diện nối tiếp Two-wire. Hai UASRT.

o Giao diện nối tiếp Chủ/Tớ SPI.

o Timer watch dog.

 Các tính năng đặc biệt:

o Reset khi cấp nguồn. Bộ phát hiện xụt nguồn (Brown-out detection) khả trình.

o Bộ giao động RC tích hợp sẵn bên trong.

o Ngắt trong và ngắt ngoài.

o Sáu chế độ ngủ ( Sleep) để tiết kiệm năng lượng.

o Tần số làm việc có thể xác định bằng phần mềm.

_____________________________________________________________________________ __________________________________________ o 2,7 – 5,5V cho Atmega64L o 4,5 – 5,5V cho Atmega64  Tốc độ: o 0 - 8 MHz cho Atmega64L o 0 - 16 MHz cho Atmega64 2.1.3. Sơ đồ chân

Sơ đồ cấu hình chân của Atmega64L

_____________________________________________________________________________ __________________________________________

Sơ đồ khối:

_____________________________________________________________________________ __________________________________________

_____________________________________________________________________________ __________________________________________

2.1.4. Các khối của Atmega64L

 Do các khối chức năng của Atmega64L rất nhiều lên em chỉ đề cập đến các khối chức năng sử dụng trong luận văn này.

2.1.4.1.Lõi CPU của Atmega64L

 Trong mục này sẽ mô tả tổng quát về cấu trúc lõi CPU của AVR. Chức năng chính của lõi CPU là đảm bảo cho chương trình hoạt động. CPU phải có khả năng truy cập vào bộ nhớ, thực hiện tính toán, điều khiển ngoại vi và quản lý ngắt.

Sơ đồ khối của CPU:

_____________________________________________________________________________ __________________________________________

 Các bộ xử lý AVR có kiến trúc Harvard, nghĩa là có bộ nhớ dữ liệu và bộ nhớ chương trình tách biệt nhau. Hình trên minh họa sơ đồ khối CPU của AVR. Bus dữliệu dùng cho bộ nhớ dữ liệu là 1 bus 8 bit, cho phép nối hầu hết các bộ phận ngoại vi với tệp thanh ghi ( register file). Bus dữ liệu dùng cho bộ nhớ chương trình có độ rộng 16 bit và chỉ nối với thanh ghi lệnh.

Một phần của tài liệu Nghiên cứu ứng dụng chíp điều khiển ethernet W5100 (Trang 25 - 31)

Tải bản đầy đủ (DOC)

(73 trang)
w