Giáo trình phân tích quy trình ứng dụng điều chế thiết bị bán dẫn chứa các mạch logic điện tử p2

12 LUÂÄN VĂN TỐT NGHIỆP Toàn tín hiệu 8085 đïc phân thành nhóm: (1) Tuyến đòa (2) Tuyến liệu (3) Các tín hiệu trạng thái điều khiển (4) Nguồn cung cấp tín hiệu tần số (5) Các ngắt tín hiệu tần số (6) Các cổng I/O nối tiếp +5V GND Serial I/O Ports SID SOD TRAP RST 7.5 RST 6.5 RST 5.5 Interrupts INTR 10 READY HOLD RESET IN 35 39 36 X1 X2 40 20 Vcc Vss 28 A15 High Outer Address Bus 21 A8 8085 and Externally Initiated Signals AD7 19 Multiplexed Address/Data Bus AD0 12 30 29 33 34 32 31 11 18 21 21 RESET OUT CLK OUT ALE S0 S1 IO/M RD WR INTA HLDA Control and Status Signals Hình 3: nhóm hoạt động 8085 I.1.1.2 Cấu trúc bên 8085: 8085ù bao gồm đơn vò logic số học ALU (Arithmetic and Logic Unit), đơn vò đònh thời điều khiển (Timing and Control Unit) , giải mã ghi lệnh (Instruction Register and Decoder), dãy ghi ( Register Array), điều khiển ngắt (Interrupt Control) điều khiển I/O nối tiếp (Serial I/O Control) (xem hình 4) LUÂÄN VĂN TỐT NGHIỆP INTA INTR 13 RST 6.5 TRAP RST 5.5 SID RST 7.5 Interrupt Control SOD Serial I/O Control Bit Internal Data Bus Accumulater (8) Instruction Register (8) Temp Reg (8) Flag Flip Flops Instruction Decoder and Machine Cycle Encoding Arithmatic Logic Unit (ALU) (8) Re g Sel ect Multiplexer (8) (8) W Z Temp Reg Temp Reg (8) (8) B C Reg Reg (8) (8) D E Reg Reg (8) (8) H L Reg Reg Stack Pointer Register Array (16) Program Counter (16) Incrementer / Decrementer Address Lactch (16) Power Supply +5V GND X1 X2 CLK GEN Timing and Control Control CLK OUT Status RD WR ALE S0 DMA S1 IO/M READY Reset HLDA RESET OUT HOLD RESET IN (8) Address Buffer AD15 - AD8 Address Bus Data Address Buffer (8) AD7 - AD0 Address Data Bus Hình 4: Sơ đồ khối chức 8085 I.1.2 Cấu trúc phần mềm: Tập lệnh 8085 Một lệnh (Instruction) mẫu nhò phân (binary pattern) thiết kế bên vi xử lý để thực chức cụ thể (Instruction set), xác đònh chức mà vi xử lý thực Tập lệnh 8085 có 74 lệnh (hơn 8080 hai lệnh), lệnh phân thành nhóm chức :  Các hoạt động (sao chép) truyền liệu  Các hoạt động toán học  Các hoạt động logic  Các hoạt động rẽ nhánh  Và, hoạt động điều khiển Tập lệnh vi xử lý 8085 phân thành nhóm tuỳ theo kích cỡ từ : Các lệnh từ byte Các lệnh hai từ byte Các lệnh ba từ byte 14 LUÂÄN VĂN TỐT NGHIỆP Lệnh byte chứa mã hoạt động (Opcode) toán tử (Operand) byte Trong lệnh hai byte, byte thứ nêu lên mã hoạt động theo sau toán tử Đối với lệnh ba byte, byte cho biết mã hoạt động, byte theo sau liệu (nội dung đòa chỉ) 16 bit I.2 IC NGOẠI VI 8255: I.2.1 Cấu trúc: I.2.1.1 Phần cứng: 8255 thiết bò I/O giao tiếp song song, lập trình để truyền liệu điều kiện khác nhau, từ I/O đơn giản đến I/O có ngắt Nó linh hoạt, đa tinh tế (khi có nhiều cổng I/O đòi hỏi), phức tạp Nó thiết bò I/O phổ dụng sử dụng với hầu hết vi xử lý 8255 có 40 chân dạng DIP hình 8255 PA3 40 PA4 PA2 39 PA5 PA1 38 PA6 PA0 RD 37 PA7 36 WR CS 35 RESET GND 34 D0 A1 33 D1 A0 32 D2 PC7 10 31 D3 PC6 11 30 D4 PC5 12 29 D5 PC4 13 28 D6 PC0 14 27 D7 PC1 15 26 Vcc PC2 16 25 PB7 PC3 17 24 PB6 PB0 18 23 PB5 PB1 19 22 PB4 PB2 20 21 PB3 Group A Control Bidirectional Data Bus Data Bus Buffer D7-D0 RD WR A1 A0 Read Write Control Logic Group A Control Group A Port A (8) I/O PA7-PA0 Group A Port C Upper (4) I/O PA7-PA0 Group A Port C Lower (4) I/O PA7-PA0 Group B Port B (8) I/O PA7-PA0 RESET CS Hình : sơ đồ chân Sơ đồ khối 8255 Bảng 2: Bảng liệt kê chức chân IC 8255 LUÂÄN VĂN TỐT NGHIỆP Tên chân 15 Chức D7 – D0 Data bus (Bi – Direction) RESET Rest Input CS\ Chip Select RD\ Read Input WR\ Write Input A0, A1 Port Address PA7 – PA0 Port A PB7 – PB0 Port B PC7 – BC0 Port C Sơ đồ khối hình trình bày hai cổng bit (A B) hai cổng bit (CU CL) điện tuyến liệu, logic điều khiển Hình 5.9 (b) trình bày sơ đồ đơn giản hóa mở rộng cấu trúc bên trong, chứa ghi điểu khiển Sơ đồ khối chứa tất phần tử thiết bò lập trình; cổng C thực chức tương tự chức ghi trạng thái, cung cấp tín hiệu bắt tay I.2.1.2 Phần mềm: Từ điều khiển Hình trình bày ghi gọi ghi điều khiển (control register) Nội dung ghi này, gọi từ điều khiển (control word), nêu rõ chức I/O cho cổng Thanh ghi xâm nhập để ghi từ điều khiển Khi A0 A1 mức logic 1, đề cập Thanh ghi bò xâm nhập hoạt động Đọc Bit D7 ghi điều khiển nêu rõ chức I/O chức Đặt/Đặt lại bit phân loại Hình 5.8 (b) Nếu D7 = 1các bit D6  D5 đònh chức I/O mốt khác Nếu bit D7 = 0, cổng C hoạt động mốt Đặt/Đặt lại bit (BSR) Từ điều khiển BSR không ảnh hưởng đến chức cổng A B LUÂÄN VĂN TỐT NGHIỆP D7 D6 D5 D4 D3 16 D2 D1 GROUP B D0 PORT C (LOWER) 1=INPUT 0=OUTPUT PORT B 1=INPUT 0=OUTPUT MODE SELECTION 0=MODE 1=MODE GROUP A PORT C (UPPER) 1=INPUT 0=OUTPUT PORT A 1=INPUT 0=OUTPUT MODE SELECTION 00=MODE 01=MODE 1X=MODE MODE SET FLAG 1=ACTIVE Hình 6: Cấu trúc từ điều khiển IC ngoại vi 8255 Căn vào từ điều khiển 8255, klhởi tạo 8255 mode mode mode 2, xác đònh hướng vào liệu cho port Để trao đổi thông tin với ngoại vi (ở mô - đun vào ra) thông qua 8255, ba bước sau cần thiết : (1) Xác đònh đòa cổng A, B C ghi điều khiển theo logic chọn chip (CS) đường đòa A0, A1 (2) Ghi từ điều khiển vào ghi điều khiển (3) Ghi lệnh I/O để thông tin với ngoại vi thông qua cổng A,B C Hệ thống Kit đặt cho 8255 làm việc với ngõ vào / mốt sau : Các ngõ chốt Các ngõ vào không chốt Các cổng khả bắt tay ngắt Ví dụ: Để A, C cổng nhập (8 bít), B cổng xuất(8bít), chọn ngoại vi có đòa từ 00 – 03 phải làm sau: 17 LUÂÄN VĂN TỐT NGHIỆP Gởi từ điều khiển 99hex vào ghi điều khiển Xuất từ điều khiển ghi điều khiển có đòa 03hex I.3 IC GIẢI MÃ HIỂN THỊ 8279: I.3.1 Cấu trúc 8279 I.3.1.1 Phần cứng: 8279 phương pháp phần cứng để giao tiếp với bàn phím ma trận hiển thò đa hợp Bất lợi phương pháp dùng phần mềm vi xử lí bò bận lúc kiểm tra làm tươi hiển thò 8279 thay vi xử lí đảm trách hai nhiệm vụ 8279 (Hình ) thiết bò dạng DIP _ 40, có hai phần : bàn phím hiển thò Phần bàn phím nối với ma trận tối đa 64 phím, gõ phím giải nẩy mãphím lưu trữ vào nhớ FIFO bên (First _ In _ First _ Out : Vào trước, trước) , tín hiệu ngắt phát lần gõ phím Phần hiển thò cung cấp hiển thò có quét tối đa 16 Led Phần có nhớ RAM 16 x 8, sử dụng đọc / ghi thông tin cho mục đích hiển thò Phần hiển thò khởi tạo dạng ghi phải (right entry) ghi trái (left entry) Tần số xung đồng hồ cấp cho 8279 tối đa 3,125MHz Hình 7: Sơ đồ chân logic 8279 Bảng 3: Chức chân IC 8279 Tên chân Số chân Mô tả chức DB0 – DB7 Bi-directional databus:Đường liệu 18 LUÂÄN VĂN TỐT NGHIỆP chiều Tất lệnh liệu giữaCPU 8279 truyền đường liệu CLK Clock input: ngõ vào xung clock Xung clock có tần ố tối đa 3,125MHz RESET Reset in: dùng để đặt lại trạng thái làm việc 8279 ngõ vào mức cao Sau reset, 8279 làm việc chế độ:  Hiển thò 16 ký tự lối vào trái  Lập mã quét phím khóa phím CS\ Chip select: tác động mức thấp cho phép 8279 thực chức kết nối với CPU để truyền nhận liệu A0 Buffer address: đường đòa thương kết nối với đ5a A0 vi xử lý dùng để phân biệt lệnh hay liệu  A0=[1]: tín hiệu vào lệnh  A0=[0]:tín hiệu vào liệu RD\, WR\ Read, Write:ch phép đọc hay ghi liệu lên bus liệu, ghi điều khiển hay nhớ RAM hiển thò 19 LUÂÄN VĂN TỐT NGHIỆP IRQ Interrupt Request: đường tín hiệu yêu cầu ngắt (output) Ngõ mức cao nế có liệu nhớ FIFO hay SensorRAM, ngõ mức thấp khicó đọc nhớ FIFO/SensorRAM trởlại mức cao d4có liệu chứa RAM Vss, Vcc Cấp nguồn 0Vvà +5V cho 8279 SL0 – SL3 Scan lines: đường scan line nàycó thể giải mã 16 đường hay mã hóa thành đường, dùng để quét phím hay ma trận cảm biến hiển thò RL0 – RL7 Return line: nối với đường scan line thông qua phím hay công tắc cảm biến Ở chế độ quét phím, kết hợp với đường scan lines tạo thành mã phím nhấn SHIFT Shift, Control / Strobe CTRL/STB input Mode: chế độ quét phím, mức logic ngõ vào lưu trữ với vò trí phím để tạo giá trò phím nhấn OUT A0 – A3 Đêy portngõ OUT B0 – B3 ghi hiển thò 16 x bit Dữ liệu từ ghi đưa đồng kết hợp với LUÂÄN VĂN TỐT NGHIỆP 20 đường quét scan lines để đa hợp thành số hiển thò Hai ngõ bit xóa độc lập kết hợp với để tạo thành ngõ bit BD\ Blanking display: dùng để xóa hiển thò trình chuyển đổi số hay gặp lệnh xóa hiển thò Sơ đồ khối logic (Hình 8) trình bày bốn phần 8279 : bàn phím, quét, hiển thò giao tiếp vi xử lí Các chức phần miêu tả : CL RESE DB0- RD WR CS A0 Data Buffer I/O Control IR FIFO/Sensor RAM Status Internal Data Bus (8) Display Address Registers 16 x Display RAM Control and Timing Registers Timing and Control Display Registers 8x8 FIFO/Sensor RAM Keyboard Debounce and Control Scan Counter Return OUT A0-A3 OUT BD SL0- SHIF RL0-RL7 Hình 8: Sơ đồ khối 8279 Để giao tiếp với vi xử lý, 8279 cần tám đường liệu hai chiều (BD0 _ BD7), đường yêu cầu ngắt (IRQ), sáu đường giao tiếp, kể đường đòa đệm (A0) Khi A0 mức cao, tín hiệu hiểu từ điều khiển trạng thái Khi A0 mức thấp, tín hiệu hiểu liệu 21 LUÂÄN VĂN TỐT NGHIỆP Đường IRQ lên mức cao lúc việc ghi nhận liệu vào FIFO Tín hiệu sử dụng để ngắt vi xử lí nhằm thò tính khả dụng liệu I.3.1.2 Lập trình cho 8279 Để có sử dụng 8279, cần biết từ điều khiển 8279 8279 có tất tám từ điều khiển, tùy theo mục đích sử dụng mà chọn từ điều khiển thích hợp  Đặt mốt hiển thò / bàn phím MSB Mã LSB 0 D D K K K Trong đó, D D mốt hiển thò K K K mốt bàn phím DD 0 Hiển thò kí tự bit _ ghi trái Hiển thò 16 kí tự bit _ ghi trái Hiển thò kí tự bit _ ghi phải 1 Hiển thò 16 kí tự bit _ ghi phải KKK 0 Bàn phím quét có lập mã _ Khóa phím 0 Bàn phím quét có giải mã _ Khóa phím Bàn phím quét có lập mã _ Xoay vòng N phím 1 Bàn phím quét có giải mã _ Xoay vòng N phím 0 Ma trận cảm biến, quét có lập mã 1 Ma trận cảm biến, quét có giải mã 1 Ngõ vào Strob, quét hiển thò có lập mã 1 Ngõ vào Strob, quét hiển thò có giải mã Trong suốt thời gian RAM hiển thò bò xoá ( 160 S), ghi vào Bit có trọng số cao (MSB) từ trạng thái đặt suốt thời gian Khi RAM hiển thò trở nên khả dụng trở lại, bit tự động đặt lại 22 LUÂÄN VĂN TỐT NGHIỆP  Khởi tạo 8279 Mặc dù 8279 có tới tám từ điều khiển, lúc sử dụng hết tất tám từ Khi khởi tạo 8279, thứ tự từ điều khiển sau cần thiết : + Đặt mốt hiển thò / bàn phím + Lập trình xung đồng hồ + Xoá RAM hiển thò, FIFO hai Các từ điều khiển lại gởi ghi điều khiển lúc cần II CÁC THAM SỐ CẦN THIẾT CỦA KIT: Trên đây, giới thiệu IC quạn trọng để kết nối Kit với máy tính Ngoài ra, thông số đòa không phần quan trọng Bảng : Bảng đồ đòa nhớ kit Bộ nhớ ROM1 ROM2 RAM1 RAM2 RAM3 8279 A15 A14 A13 0 0 0 0 0 1 0 0 1 1 0 0 1 1  bit ứng với trạng thái vùng nhớ A12  A0             Vùng đòa nhớ 0000H 1FFFH 2000H 3FFFH 4000H 5FFFH 6000H 7FFFH 8000H 9FFFH A000H BFFFH [...]... tám từ điều khiển, nhưng không phải lúc nào cũng sử dụng hết tất cả tám từ này Khi khởi tạo một 8279, thứ tự các từ điều khiển sau đây là cần thiết : + Đặt mốt hiển thò / bàn phím + Lập trình xung đồng hồ + Xoá RAM hiển thò, hoặc FIFO hoặc cả hai Các từ điều khiển còn lại có thể được gởi ra thanh ghi điều khiển trong lúc này hoặc khi cần II CÁC THAM SỐ CẦN THIẾT CỦA KIT: Trên đây, đã giới thiệu các IC... Trên đây, đã giới thiệu các IC quạn trọng để có thể kết nối Kit với máy tính Ngoài ra, các thông số về đòa chỉ cũng không kém phần quan trọng Bảng : Bảng đồ đòa chỉ bộ nhớ của kit Bộ nhớ ROM1 ROM2 RAM1 RAM2 RAM3 8279 A15 A14 A13 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1  3 bit ứng với 6 trạng thái của 6 vùng nhớ A12  A0 0  0 1  1 0  0 1  1 0 ... truyền liệu  Các hoạt động toán học  Các hoạt động logic  Các hoạt động rẽ nhánh  Và, hoạt động điều khiển Tập lệnh vi xử lý 8085 phân thành nhóm tuỳ theo kích cỡ từ : Các lệnh từ byte Các lệnh... hình trình bày hai cổng bit (A B) hai cổng bit (CU CL) điện tuyến liệu, logic điều khiển Hình 5.9 (b) trình bày sơ đồ đơn giản hóa mở rộng cấu trúc bên trong, chứa ghi điểu khiển Sơ đồ khối chứa. .. khối chứa tất phần tử thiết bò lập trình; cổng C thực chức tương tự chức ghi trạng thái, cung cấp tín hiệu bắt tay I.2.1.2 Phần mềm: Từ điều khiển Hình trình bày ghi gọi ghi điều khiển (control