1 Bộ đồng xử lý toán học có chức năng trợ giúp CPU xử lý A các phép toán số học và logic với tốc độ nhanh và độ chính xác cao B các phép toán số học với số dấu chấm động với tốc độ nhanh
Trang 11 Bộ đồng xử lý toán học có chức năng trợ giúp CPU xử lý
A) các phép toán số học và logic với tốc độ nhanh và độ chính xác cao B) các phép toán số học với số dấu chấm động với tốc độ nhanh
C) các phép toán lượng giác với độ chính xác cao
D) các phép toán số học với số dấu chấm động, các phép tinh
logarit và lượng giác
Câu
2
Trong chế độ thực địa chỉ vật lý của ô nhớ trong bộ nhớ vật lý được xácđịnh từ địa chỉ logic như sau
A) Địa chỉ vật lý = địa chỉ nền đoạn+Địa chỉ offset
B) Địa chỉ vật lý = địa chỉ đoạn*10002+Địa chỉ offset
C) Địa chỉ vật lý = địa chỉ đoạn*16h+Địa chỉ offset
D) Địa chỉ vật lý = địa chỉ đoạn*10+Địa chỉ offset
C) được xác định bằng Địa chỉ đoạn*10
D) được xác định bằng Địa chỉ đoạn *10002
Câu
4 Chọn ý đúng nhất: Trong máy vi tính, RAM
A) là bộ nhớ chính trong máy tính
B) có chức năng chứa các phần mềm hệ thống (hệ điều hành)
C) có chức năng chứa dữ liệu của Chuong trình ứng dụng
D) là viết tắt của cụm từ Random Access Memory
Câu
5 Lệnh chuyển dữ liệu MOV [2345h], AX thực hiện công việc
A) chuyển giá trị 2345 vào thanh ghi AX
B) chuyển giá trị trong ô nhớ DS:[2345h] vào AX
C) chuyển giá trị trong AX vào ô nhớ DS:[2345h]
D) chuyển giá trị trong ô nhớ SS:[2345h] vào AX
Câu
6 Kết quả của lệnh chuyển dữ liệu MOV [2345h],[72h] là:
A) Lỗi vì không chuyển trực tiếp giá trị từ ô nhớ sang ô nhớ
B) Chuyển giá trị ô nhớ [72 h] vào ô nhớ [2345h].
C) Chuyển giá trị ô nhớ [72 h] vào ô nhớ DS:[2345h].
D) Hoán đổi giá trị của 2 ô nhớ : 2345h và 72h
Câu
7 Trong kiến trúc xử lý 16 bít, cặp thanh ghi DS: SI
A) trỏ đến ô nhớ trong đoạn dữ liệu
B) trỏ đến ô nhớ trong đoạn dữ liệu đích
C) trỏ đến đoạn nhớ chứa ô nhớ trong đoạn dữ liệu
Trang 2B) chứa địa chỉ offset của toán hạng
C) kết hợp với thanh ghi đoạn để xác định địa chỉ ô nhớ
D) kết hợp với CS để xác định địa chỉ ô nhớ
Câu
10 Trong CPU với 1 đường ống thực hiện lệnh theo 5 công đoạn thì khi áp dụng kỹ thuật đường ống
A) tốc độ xử lý lệnh của CPU tăng lên 5 lần
B) tốc độ xử lý lênh của CPU còn phụ thuộc vào địa chỉ toán hạng C) tốc độ xử lý lệnh của CPU chỉ tăng lên thực sự khi thực hiện ở cơ chế
D) trong một chu kỳ máy CPU có thể thực hiện được tối đa 5 giai
đoạn lệnh khác nhau của 5 lệnh
C) trong một chu kỳ máy CPU có thể thực hiện được 2 giai đoạn
lệnh giống nhau của nhau của 2 lệnh
D) Câu trả lời khác
Câu
13 Để thực hiện chương trình đã có trong bộ nhớ thì
A) CPU nạp toàn bộ các lệnh từ bộ nhớ rồi giải mã ,thực hiện
B) CPU nhập tuần tự các lệnh từ bộ nhớ, giải mã và thực hiện
C) Bộ nhớ chủ động gửi lệnh và dữ liệu liên quan cho CPU thực hiện
D) Các lệnh của chương trình đã được giải mã sẵn ở bộ nhớ, CPU chỉ việc
Trang 3B) Bus điều khiển
C) Bus điều khiển và bus địa chỉ
C) Bus dữ liệu và bus địa chỉ
D) Cả bus dữ liệu bus điều khiển và bus địa chỉ
Câu
17 Trong máy vi tính PC địa chỉ vật lý của các thiết bị vào/ra do:
A) Hệ điều hành gán cho thiết bị
B) Người sử dụng gán cho thiết bị
C) Nhà sản xuất gán cho thiết bị
D) Trình điều khiển gán cho thiết bị
Câu
18 Chương trình đầu tiên máy tính PC thực hiện khi khởi động là:
A) Chương trình kiểm tra hệ thống POST
B) Chương trình điều khiển các thiết bị chuẩn
C) Chương trình đọc cung khởi động
D) Chương trình quét ROM mở rộng
Với 24 đường địa chỉ vi xử lý trung tâm có thể quản lý được bộ nhớ vật
lý với dung lượng tối đa là:
Trang 422 bits địa chỉ, địa chỉ đoạn được hiểu là:
A) Địa chỉ của đoạn nhớ
B) Địa chỉ vật lý của ô nhớ nền đoạn
C) 16 bits cao nhất của địa chỉ vật lý ô nhớ nền đoạn
D) Địa chỉ logic của ô nhớ nền đoạn
24 Khẳng định nào là SAI trong các khẳng định sau:
A) Thiết bị ngoại vi được kết nối với CPU thông qua thiết bị giao diện
B) Thiết bị giao diện nào thường cũng có 3 loại thanh ghi:dữ liệu, điều
khiển, trạng thái
C) Thiết bị giao diện được thiết kế tuân theo 1 chuẩn nào đó
D) Sự có mặt của thiết bị giao diện là không cần thiết khi tốc độ
làm việc của thiết bị ngoại vi ngang bằng với tốc độ làm việc của CPU
Câu
25 Bus địa chỉ trong máy tính
A) Truyền các tín hiệu địa chỉ từ bộ nhớ tới CPU
B) Truyền các tín hiệu địa chỉ từ CPU tới bộ nhớ và tới các thiết bị vào
26 Bus điều khiển
A) Điều khiển hoạt động của máy tính
B) Truyền các tín hiệu điều khiển phục vụ hoạt động của máy tính C) Truyền các tín hiệu điều khiển từ CPU tới bộ nhớ
D) Truyền các tín hiệu điều khiển từ CPU tới các thiết bị vào/ra
Câu
27 Mã lệnh là:
A) Mật mã cho biết lệnh cần thực hiện nằm ở đâu trong bộ nhớ
B) Chuỗi số nhị phân chứa thông tin về các thao tác cần thiết để
thực hiện lệnh
C) Chuỗi số nhị phân chỉ ra lệnh nằm ở đâu trong bộ nhớ
D) Là chuỗi số nhị phân do người lập trình gán cho câu lệnh
Câu
28 Khả năng quản lý bộ nhớ vật lý của CPU phụ thuộc vào
A) Số đường bus địa chỉ
B) Số đường bus dữ liệu
C) Các đường địa chỉ và đường dữ liệu
Trang 5D) Số lượng đường địa chỉ và đường dữ liệu
Câu
29 Trong một đoạn chương trình viết bằng ASM có đoạn mã sau:MOV Ax,[Bx] ;Ý nghĩa của lệnh trên là
A) Đưa nội dung của BX vào Ax
B) Đưa nội dung ô nhớ có địa chỉ logic nằm trong Bx vào Ax
C) Đưa nội dung ô nhớ có địa chỉ vật lý nằm trong Bx vào Ax
D) Đưa nội dung ô nhớ có địa chỉ đoạn nằm trong DS, địa chỉ
offset nằm trong Bx vào Ax
31 Hoạt động đa nhiệm trong PC được hiểu là
A) các nhiệm vụ được thực hiện song song tại cùng một thời điểm
B) các nhiệm vụ được thực hiện xen kẽ nhau
C) các nhiệm vụ được thực hiện tuần tự, thực hiện xong nhiệm vụ này rồi
chuyển sang thực hiện nhiệm vụ khác
D) CPU có thể thực hiện được nhiều nhiệm vụ
Câu
32 Thực hiện lệnh theo cơ chế đường ống
A) Làm tăng tốc độ thực hiện lệnh lên nhiều lần so với cách thực
hiện tuần tự hết các giai đoạn của lệnh rồi mới chuyển sang lệnh khác (1)
B) Chỉ thực hiện được với vi xử lý intel pentium trở đi (2)
C) Cũng có trường hợp làm giảm tốc độ thực hiện lệnh (3)
D) Kết hợp (1) và (3)
Câu
33 Trong kỹ thuật song song mức lệnh ILP
A) các lệnh được thực hiện song song bởi 2 CPU
B) Các lệnh được thực hiện đồng thời trên nhiều đường ống khác
nhau
C) trong bất kì trường hợp nào cũng thực hiện được song song các lệnh
trên các đường ống
D) chỉ có các lệnh có liên quan đến nhau mới có thể được thực hiện song
song trên các đường ống
Trang 6A) Thời gian để truy xuất dữ liệu từ bộ nhớ ROM ngắn hơn so với thời gian
để truy xuất dữ liệu từ bộ nhớ RAM
B) Người lập trình có thể thay đổi nội dung bộ nhớ ROM qua chương trình C) Không nhất thiết phải cần đến nguồn nuôi khi muốn đọc dữ liệu từ
C) thuộc 2 đoạn nhớ và có địa chỉ vật lý khác nhau
D) có địa chỉ vật lý sai khác nhau 10h
Câu
5
Khi chạy đoạn chương trình
for i:= 1 to length(st) do writeln(st[i])với st là xâu ký tự thì nội dung thanh ghi
A) DI và SI tăng lên 1sau mỗi lần lặp
B) DI và SI giảm đi 1 sau mỗi lần lặp
C) SI tăng lên 1 sau mỗi lần lặp
D) DI tăng lên 1 sau mỗi lần lặp
Câu
6
Khi chạy đoạn chương trình
for i:=length(st) down to 1 do writeln(st[i])với st là xâu ký tự thì nội dung thanh ghi
A) DI và SI tăng lên 1sau mỗi lần lặp
B) DI và SI giảm đi 1 sau mỗi lần lặp
C) SI giảm đi 1 sau mỗi lần lặp
D) DI giảm đi 1 sau mỗi lần lặp
Trang 78 Khi CPU thực hiện lệnh với số lần lặp là 10 thì giá trị bắt đầu của
A) thanh ghi CX=000Ah
B) thanh ghi CX=10h
C) byte cao của thanh ghi CX bằng 0000 1010b
D) byte thấp của thanh ghi CX bằng 00001010b
Trang 8A) thanh ghi – cache – bộ nhớ chính – bộ nhớ phụ
B) bộ nhớ ngoài – bộ nhớ trong – thanh ghi
C) bộ nhớ chính – cache – thanh ghi
D) DRAM – SRAM – Thanh ghi Registers
Câu
4 Cấu trúc một khối Cache gồm các phần
A) Số hiệu thẻ - bit cờ F – khối dữ liệu
B) Số thứ tự khối cache – bit cờ F – khối dữ liệu
C) Vị trí khối trong Cache – bit cờ F – khối dữ liệu
D) Khối dữ liệu – số thứ tự khối cache - Vị trí khối trong Cache
Câu
5 Trong chế độ bảo vệ theo cơ chế phân trang, cấu trúc của hệ thống quản lý trang gồm các phần:
A) Thư mục trang, bảng trang và trang
B) Thư mục trang, lối vào thư mục trang, bảng trang, lối vào bảng trang
và trang
C) Lối vào thư mục trang PDE, lối vào bảng trang PTE và trang
D) Thư mục trang, lối vào thư mục trang, bảng trang, lối vào bảng trang Câu
6 Địa chỉ vật lý của ô nhớ cần truy nhập trong chế độ bảo vệ theo cơ chế phân trang với CPU 32 bit được xác định
A) từ địa chỉ nền của trang và địa chỉ offset
B) bằng cách kết hợp 20 bit cao của địa chỉ nền trang và 12 bit thấp là
địa chỉ offset
C) bằng cách kết hợp 20 bit cao của địa chỉ nền trang và các bits
A 11- A 0 của địa chỉ tuyến tính
D) từ thông tin lối vào bảng trang PTE và địa chỉ tuyến tính
Trang 9B) 2 bit địa chỉ đưa vào thanh ghi địa chỉ bộ nhớ MAR
C) các bit địa chỉ A1 A 0 đưa vào thanh ghi địa chỉ bộ nhớ MAR
D) 22 bit để xác định số hiệu thẻ của khối cache cần truy nhập
Câu
8 Mục đích tổ chức bộ nhớ phân cấp là
A) phối hợp nhịp làm việc của CPU và bộ nhớ
B) tăng tốc độ (trung bình) truy xuất hệ thống bộ nhớ
C) phối hợp nhịp làm việc của CPU và bộ nhớ và tăng độ tin cậy của quá
C) CPU chỉ cần truy xuất dữ liệu nằm trong vùng nhớ có kích thước nhỏ
khi thực hiện lệnh trong chương trình
D) kỹ thuật điện tử bán dẫn và công nghệ chế tạo bộ nhớ phát triển
Câu
10 Khẳng định nào sau đây là đúng
A) Tốc độ truy nhập dữ liệu vào DRAM nhanh hơn so với truy nhập vào
Cache
B) Tốc độ truy nhập dữ liệu vào Cache nhanh hơn so với truy nhập vào
các thanh ghi của CPU
C) Tốc độ truy nhập dữ liệu vào Cache, DRAM là như nhau
D) Tốc độ truy nhập dữ liệu vào DRAM nhanh hơn so với truy nhập
vào bộ nhớ thứ cấp
Câu
11 Trong mô hình tổ chức bộ nhớ theo phân cấp thì
A) DRAM chiếm phần dung lượng lớn nhất
B) Cache chiếm dung lượng lớn hơn DRAM
C) Bộ nhớ thứ cấp chiếm dung lượng lớn nhất
D) DRAM và bộ nhớ thứ cấp chiếm dung lượng bằng nhau
Câu
12
Trong mô hình tổ chức bộ nhớ theo phân cấp sự xuất hiện của bộ nhớ cache với mục đích chính là:
A) Giảm thời gian trung bình truy nhập bộ nhớ
B) Tăng khả năng lưu trữ của hệ thống nhớ
C) Giảm thời gian trung bình truy nhập bộ nhớ và tăng khả năng lưu trữ
của hệ thống nhớ
D) Giảm tải cho bộ nhớ DRAM
Câu
13 Bộ nhớ cache được sử dụng để
A) Lưu trữ các lệnh và dữ liệu thường được sử dụng nhiều trong
quá trình thực hiện chương trình
Trang 10B) Lưu trữ những chương trình có tần suất sử dụng cao
C) Lưu trữ những chương trình quan trọng của hệ điều hành
D) Bổ sung dung lượng nhớ cho DRAM khi cần thiết
B) Chứa số hiệu thẻ, bit cờ và khối dữ liệu
C) Chứa khối dữ liệu và bit cờ
D) Chứa địa chỉ của các ô nhớ có dữ liệu hay được sử dụng
Câu
1 Trong máy tính PC bộ nhớ cache
A) được cấu tạo từ bán dẫn
B) có dung lương nhớ nhỏ hơn hoặc bằng bộ nhớ chính
C) có vị trí trung gian giữa CPU và bộ nhớ chính
D) có tốc độ truy xuất nhanh hơn
Câu
2 Bit cờ F trong khối Cache
A) dùng để xác định việc thực hiện ghi dữ liệu từ khối cache ra bộ nhớ
chính trong kỹ thuật ghi xuyên
B) dùng để xác định việc thực hiện ghi dữ liệu từ khối cache ra bộ
nhớ chính trong kỹ thuật sao lưu
C) dùng để xác định sự thay đổi nội dung của dữ liệu trong Cache
D) có giá trị bằng 1 khi có sự thay đổi dữ liệu trong Cache
Câu
3
Trong chế độ bảo vệ theo cơ chế quản lý bộ nhớ phân trang giả sử địa chỉ tuyến tính 32 bit có giá trị 567A9541h, và nội dung của PTE tương ứng là 56788123h thì địa chỉ vật lý của ô nhớ cần truy nhập là
4 Khi truy nhập bộ nhớ cache với cache có 8 khối và bus địa chỉ 24 bit thìbộ điều khiển bộ nhớ sẽ dùng
A) 4 bit để xác đinh vị trí khối cache
B) 8 bit thấp để xác định vị trí khối cache
C) 3 bit để xác định vị trí khối cache
D) 3 bit A23A22A21 để xác định vị trí khối cache
Câu
5 Khi áp dụng kỹ thuật ghi xuyên trong thao tác ghi bộ nhớ thì
A) thời gian ghi bộ nhớ giảm
Trang 11B) thời gian ghi bộ nhớ tăng
C) cần phải sử dụng bit cờ trong khối cache
D) nội dung bộ nhớ chính có thể thay đổi
Câu
6 Bộ nhớ thứ cấp chiếm
A) Toàn bộ dung lượng ổ đĩa cứng vật lý
B) Toàn bộ dung lượng phân vùng có cài đặt hệ điều hành
C) Một phần (nhỏ) dung lượng của phân vùng cài đặt hệ điều hành
D) Một phần (nhỏ) dung lượng ổ đĩa cứng vật lý
Câu
7 Trong mô hình tổ chức bộ nhớ theo phân cấp thì
A) Dung lượng của bộ nhớ cache lớn hơn bộ nhớ DRAM thì càng tốt
B) Dung lượng của bộ nhớ cache càng nhỏ càng tốt
C) Dung lượng của bộ nhớ cache nên chiếm 50% dung lượng bộ nhớ
DRAM
D) Dung lượng của bộ nhớ cache đảm bảo theo một tỷ lệ thích hợp
với các thành phần nhớ khác theo mô hình phân cấp mà người thiết kế đưa ra
Câu
8 Tỷ lệ quy chiếu “trúng” cache là cao hay thấp tuỳ thuộc vào
A) Dung lượng của cache
B) Tỷ lệ dung lượng của cache so với dung lượng của DRAM
C) Thuật toán nạp dữ liệu vào cache của hệ điều hành
D) Tỷ lệ giữa dung lượng của cache và tổng dung lượng các thanh ghi
Câu
9 Khẳng định nào sau đây là đúng
A) Khi số lượng các thanh ghi của CPU tăng lên thì sự có mặt của cache
trong mô hình phân cấp là không cần thiết
B) Khi dung lượng của DRAM tăng lên đến mức đủ lớn thì không cần đến
bộ nhớ thứ cấp trong mô hình phân cấp
C) Mô hình tổ chức bộ nhớ theo phân cấp chỉ thực sự cần thiết khi dung
lượng của DRAM nhỏ
D) Việc tổ chức bộ nhớ theo phân cấp hiện đang được sử dụng phổ
biến
Câu
10 Trong cơ chế quản lý bộ nhớ theo phân trang để xác định được địa chỉ vật lý của ô nhớ cần dựa vào
A) Địa chỉ tuyến tính của ô nhớ
B) Địa chỉ logic của ô nhớ
C) Địa chỉ tuyến tính, các thanh ghi điều khiển, vị trí thư mục trang, vị trí
Trang 123 Khi truy nhập bộ nhớ cache với cache có 8 khối và bus địa chỉ 32 bit thìbộ điều khiển bộ nhớ sẽ dùng
A) 24 bit để xác đinh số hiệu thẻ của khối cache cần truy nhập
B) 40 bit để xác định khối cache cần truy nhập
C) 29 bit để xác định số hiệu thẻ của khối cache cần truy nhập D) 8 bit để xác định vị trí khối cache cần truy nhập
1 Trong máy vi tính PIC 8259 có chức năng
A) gửi tín hiệu yêu cầu ngắt INT tới CPU và nhận tín hiệu trả lời INTA
B) nhận tối đa 8 yêu cầu ngắt từ các thiết bị
C) thực hiện chương trình con phục vụ ngắt tương ứng với số hiệu ngắt
nhận được
D) nhận các yêu cầu ngắt từ các thiết bị, xác định ngắt ưu tiên,
cung cấp số hiệu ngắt cho CPU và cho phép/cấm các yêu cầu ngắt kích hoạt hệ thống ngắt cứng
Câu
2 Hệ thống ngắt cứng trong máy vi tính
A) sử dụng 2 PIC8259 ghép tầng theo lối chủ/thợ với chân INT của PIC thợ
được nối với chân IRQi của PIC chủ
B) sử dụng 2 PIC8259 ghép tầng theo lối chủ/thợ với chân INT của PIC chủ
được nối với chân IRQi của PIC thợ
C) có thể nhận được tối đa 16 yêu cầu ngắt IRQi
D) gửi các tín hiệu yêu cầu ngắt tới CPU
Trang 133 Hệ thống DMA trong máy vi tính
A) sử dụng 2 DMAC8237 ghép tầng với chân HLDA của DMAC số 1 nối với
DRQ0 của DMACsố 2
B) sử dụng 2 DMAC8237 ghép tầng với chân HLDA của DMAC số 1 nối với
DACK của DMACsố 2
C) sử dụng 2 DMAC8237 ghép tầng với chân HOLD của DMAC số 1
nối với DRQ0 của DMACsố 2
D) sử dụng 2 DMAC8237 ghép tầng với chân HOLD của DMAC số 1 nối với
DACK của DMACsố 2
Đáp
án C
Câu
4 Trong máy vi tính DMAC8237
A) nhận các yêu cầu DRQi từ thiết bị và gửi tín hiệu DACK tới thiết bị
B) gửi tín hiệu HOLD tới CPU và nhận tín hiệu trả lời HLDA
C) nhận tín hiệu yêu cầu DRQi và điều khiển quá trình vào ra trực tiếp giữa bộ nhớ và thiết bị ngoại vi sau khi nhận được tín hiệu HLDA
D) hỗ trợ CPU thực hiện quá trình vào ra dữ liệu trực tiếp giữa bộ nhớ và
CPU khi có tín hiệu DRQi
Câu
5 DMAC8237 có thể hoạt động theo 1 trong
A) 2 kiểu truyền dữ liệu
B) 3 kiểu truyền dữ liệu
C) 4 kiểu truyền dữ liệu
D) 5 kiểu truyền dữ liệu
Câu
6 Phương pháp vào/ra dữ liệu có thăm dò
A) có độ tin cậy cao hơn phương pháp vào ra theo định trình và phương
pháp vào/ ra theo ngắt cứng do CPU có thăm dò trạng thái sẵn sàng của thiết bị
B) là phương pháp vào ra dữ liệu do thiết bị vào ra chủ động khởi động
quá trình vào ra
C) là phương pháp có tốc độ vào/ra dữ liệu chậm do phải kiểm soát trạng
thái làm việc của CPU
D) phương pháp vào ra mà quá trình vào ra dữ liệu chỉ thực sự
được thực hiện sau khi CPU đã thăm dò trạng thái sẵn sàng của thiết bị
Câu
7 Phương vào ra dữ liệu theo ngắt cứng
A) làm tăng hiệu quả làm việc của CPU
B) có độ tin cậy cao hơn các phương pháp vào ra dữ liệu khác
C) do CPU chủ động và điều khiển việc thực hiện quá trình vào ra dữ liệu D) được kích hoạt do thiết bị ngoại vi gửi yêu cầu IRQ tới CPU
Câu Phương pháp vào ra dữ liệu kiểu truy nhập trực tiếp bộ nhớ
Trang 14A) là phương pháp thường được áp dụng khi vào ra dữ liệu với đĩa
từ
B) do thiết bị ngoại vi chủ động khởi động quá trình vào ra và CPU điều
khiển quá trình vào ra
C) là phương pháp vào ra dữ liệu bằng chương trình và do thiết bị DMAC
điều khiển
D) có tốc độ truy xuất dữ liệu cao hơn và độ tin cậy thấp hơn phương
pháp vào ra có thăm dò và theo ngắt cứng
Câu
9 Trong hệ thống máy tính chuẩn RS-232 áp dụng cho truyền tin quaA) thiết bị giao diện vào ra nối tiếp
B) thiết bị giao diện vào ra song song
C) thiết bị giao diện vào ra nối tiếp-song song
D) thiết bị giao diện vào ra song song- nối tiếp
Câu
10 Chuẩn RS-232 quy định
A) kích thước cáp nối giữa DTE và DCE là 20 mét
B) mức tín hiệu là 25V
C) sử dụng loại đầu nối 9 chân DB9
D) phương pháp truyền dữ liệu là không đồng bộ về pha
Câu
11 Trong cấu trúc phần cứng của các hệ thống vào/ra dữ liệu
A) Thiết bị ngoại vi kết nối trực tiếp tới hệ thống bus
B) Thiết bị ngoại vi kết nối với hệ thống bus thông qua thiết bị
giao diện
C) trong một số trường hợp thiết bị giao diện là không cần thiết
D) thiết bị ngoại vi vừa kết nối với thiết bị giao diện, vừa kết nối trực tiếp
với hệ thống bus để tiện trao đổi dữ liệu
Câu
12 Thanh ghi trạng thái của thiết bị giao diện:
A) Chứa các bit thông tin phản ánh trạng thái kết quả thực hiện các lệnh
vào/ra dữ liệu
B) Chứa các bit thông tin phản ánh trạng thái có hỏng hóc hay không của
thiết bị vào/ra
C) Chứa các bit thông tin phản ánh trạng thái làm việc của thiết bị
giao diện và thiết bị ngoại vi
D) chứa các bit thông tin phản ánh trạng thái làm việc của CPU
Câu
13
Trong việc vào/ra dữ liệu khi CPU muốn đưa dữ liệu ra thiết bị vào/ra thực chất là:
A) CPU đưa dữ liệu ra thanh ghi dữ liệu
B) CPU đưa dữ liệu ra thanh ghi dữ liệu và thanh ghi điều khiển
C) CPU đưa dữ liệu ra thanh ghi dữ liệu, thanh ghi trạng thái
D) CPU đưa dữ liệu ra thanh ghi dữ liệu, trạng thái, điều khiển
Câu
14 Trong việc vào/ra dữ liệu khi thiết bị ngoại vi gửi một dữ liệu cho máy tính dữ liệu này được đưa vào: