Tìm hiểu vi điều khiển AVR ATMEGA 128

TRƯỜNG ĐẠI HỌC SƯ PHẠM HÀ NỘI KHOA VẬT LÝ NGUYỄN THỊ HOA TÌM HIỂU VI ĐIỀU KHIỂN AVR-ATMEGA 128 KHÓA LUẬN TỐT NGHIỆP ĐẠI HỌC HÀ NỘI, 2013 TRƯỜNG ĐẠI HỌC SƯ PHẠM HÀ NỘI KHOA VẬT LÝ NGUYỄN THỊ HOA TÌM HIỂU VI ĐIỀU KHIỂN AVR-ATMEGA 128 Chuyên ngành: Sư phạm kỹ thuật KHÓA LUẬN TỐT NGHIỆP ĐẠI HỌC Người hướng dẫn khoa học: ThS PHÙNG CÔNG PHI KHANH HÀ NỘI, 2013 LỜI CẢM ƠN Trước tiên em xin bày tỏ lòng biết ơn chân thành sâu sắc mìnhtới Th.S Phùng Công Phi Khanh, người hướng dẫn tận tình hiệu quả, thường xuyên động viên chúng em trình hoàn thiện đề tài Người dành cho em ưu thời gian học tập, nghiên cứu trình hoàn thành khóa luận tốt nghiệp Em xin cảm ơn thầy giáo, cô giáo khoa Vật lý trường Đại học sư phạm Hà Nội tạo điều kiện đóng góp ý kiến để chúng em hoàn thành tốt khóa luận tốt nghiệp Cuối em xin bày tỏ lòng biết ơn đến gia đình người thân cổ vũ, động viên, giúp đỡ em hoàn thành khóa luận Em xin chân thành cảm ơn! Hà Nội, Tháng 05 Năm 2013 Sinh viên thực Nguyễn Thị Hoa LỜI CAM ĐOAN Tôi xin cam đoan khóa luận hoàn thành cố gắng tìm hiểu nghiên cứu thân với hướng dẫn bảo tận tình hiệu Th.S Phùng Công Phi Khanh thầy cô khoa Vật lý – Trường Đại học sư phạm Hà Nội Và đề tài không trùngvới đề tài khác Hà Nội, tháng 05 năm 2013 Người thực Nguyễn Thị Hoa MỤC LỤC Trang phụ bìa Lời cảm ơn Lời cam đoan Kí hiệu chữ viết tắt Danh mục hình vẽ Danh mục bảng MỞ ĐẦU NỘI DUNG CHƯƠNG 1: ĐẶC ĐIỂM, TÍNH NĂNG VÀ CẤU TẠO AVR - ATMEGA128 1.1 Đặc điểm AVR-ATmega 128 1.2 Cấu hình chân 1.3 Cấu trúc lõi AVR 1.4 Các nhớ AVR 11 1.4.1 Bộ nhớ chương trình 11 1.4.2 Bộ nhớ liệu SRAM 12 1.4.3 Bộ nhớ liệu EEPROM 14 1.4.4 Tóm tắt đồ nhớ bên ATmega 128 15 CHƯƠNG 2: GIAO TIẾP VỚI AVR 16 2.1 Các ngắt ATmega 128 16 2.1.1 Khái niệm ngắt 16 2.1.2 Ngắt ngắt 17 2.1.3 Các ngắt 17 2.2 Các cổng vào 18 2.2.1 Tìm hiểu khái niệm 18 2.2.2 Cách hoạt động 19 2.3 Bộ định thời ATmega 128 21 2.3.1 Bộ định thời (3) 22 2.3.2 Bộ định thời 24 2.3.3 Bộ định thời 25 CHƯƠNG 3: MỘT SỐ GIAO DIỆN NGOẠI VI 26 3.1 Giao diện ngoại vi nối tiếp SPI 26 3.2 USART 29 3.3 Giao diện hai dây TWI 31 3.3.1 Đặc điểm 31 3.3.2 Định nghĩa bus giao diện hai dây 32 3.3.3 Liên kết điện 33 3.4 Bộ chuyển đổi tương tự số 33 3.4.1 Đặc điểm 33 3.4.2 Hoạt động 36 KẾT LUẬN 38 TÀI LIỆU THAM KHẢO 39 KÍ HIỆU CÁC CHỮ VIẾT TẮT ADC Analog to Digital Converter Bộ chuyển đổi tương tự sang số ALU Arithmetic Logic Unit Đơn vị số học - lôgic AVR Automatic Voltage Regulator Tự động điều áp CLK Clock Xung nhịp CMOS Complementary Metal Oxide Một loại công nghệ dùng để chế Semiconductor tạo vi mạch tích hợp CPU Central Processing Unit Đơn vị xử lí trung tâm EEPROM Electrically Erasable Bộ nhớ đọc xóa Programmable Read-Only điện Memory I/O Input/Output Nhập/Xuất ISR Information Storage Retieval Sự lưu trữ truy tìm thông tin LCD Liquid Crystal Display Màn hình tinh thể lỏng LSB Least Significant Bit Bit có trọng số thấp MCU Micro control Unit Bộ vi điều khiển MIPS Million Instructions Per Triệu lệnh giây Second MSB Most Significant Bit Bit có trọng số cao MUX Mulltiplexer Bộ dồn kênh PWM Pulse Width Modulation Bộ điều chế độ rộng xung RISC Reduced Instruction Set Sự tính toán tập lệnh rút Computing gọn Serial Peripheral Interface Giao tiếp ngoại vi nối tiếp SPI SPM Sync Point Manager Chương trình quản lý đồng SRAM Static Random Access Bộ nhớ truy cập ngẫu nhiên Memory tĩnh TAP Trace Analysis Program Chương trình phân tích vết TTL Transistor – Transistor logic Mạch logic transistor transistor USART Universal Synchronous Bộ chuyển phát thu nhận nối Asynchronous Receiver tiếp đồng dị vạn Transmitter DANH MỤC CÁC HÌNH VẼ Hình 1.1 Các dòng AVR khác nhau: Tiny, AVR Mega Hình 1.2 Chân ATmega 128 Hình 1.3 Sơ đồ khối cấu trúc AVR Hình 1.4 Bản đồ nhớ chương trình 12 Hình 1.5 Bản đồ nhớ ATmega 128 15 Hình 2.1 Các ngắt lồng 17 Hình 2.2 Sơ đồ khối định thời (3) 22 Hình 2.3 Sơ đồ khối định thời 24 Hình 2.4 Sơ đồ khối định thời 25 Hình 3.1 Sơ đồ khối SPI 26 Hình 3.2 Sơ đồ kết nối SPI Master – Slave 28 Hình 3.3 Sơ đồ khối USART 30 Hình 3.4 Kết nối bus TWI 32 Hình 3.5 Sơ đồ khối ADC 35 DANH MỤC CÁC BẢNG Bảng 1.1: Chỉ cách mà nhớ SRAM ATmega128 tổ chức 12 Bảng 2.1 Cấu hình cho chân cổng 21 Bảng 3.1 Ghi đè Pin SPI 29 10 CHƯƠNG : MỘT SỐ GIAO DIỆN NGOẠI VI 3.1 Giao diện ngoại vi nối tiếp SPI Hình 3.1 Sơ đồ khối SPI 37 Giao diện ngoại vi nối tiếp (SPI) cho phép chuyển liệu đồng tốc độ cao giao Atmega128 thiết bị ngoại vi nhiều thiết bị AVR với Giao diện ngoại vi nối tiếp (SPI) bao gồm đặc điểm đây: - Chuyển song công, chuyển liệu đồng dây (Three wire) - Chế độ điều khiển Master/Slave - Chuyển liệu MSB First LSB First - bít rate lập trình - Cờ ngắt cuối chế độ truyền tải - Đánh thức khỏi chế độ chờ Idle - Chế độ SPI Master (CK/2) Tốc độ kép Kết nối CPU Slave master với SPI hình 3.1 Hệ thống bao gồm ghi Shift tạo xung nhịp Master SPI Master khởi tạo 1chu kì giao tiếp mà có sườn xung xuống Slave lựa chọn chân SS Derised Slave Master Slave chuẩn bị liệu để gửi vào ghi Shift tương ứng chúng, master sinh xung nhịp cần thiết nhánh SCK chuyển tiếp liệu Dữ liệu chuyển từ Master sang Slave đầu Master Out -> đầu vào Slave In, MOSI, nhánh, từ Slave đến Master chân Master In -> Slave Out, MISO, line Sau gói liệu, Master đồng hóa với Slave xung cao lựa chọn Slave, Bít SS, Line Khi cấu Master, giao diện SPI tự động điều khiển đường SS Việc phải điều khiển phần mềm người sử dụng trước trình giao tiếp bắt đầu Khi thực việc viết Byte lên ghi liệu SPI khởi động tạo xung nhịp SPI phần cứng di chuyển bít liệu vào Slave Sau di 38 chuyển Byte, tạo xung nhịp SPI dừng lại, việc cài đặt cờ báo kết thúc trình chuyển liệu (SPIF) Nếu ngắt SPI kích hoạt bít (SPIE) ghi SPCR cài đặt, ngắt truy vấn Master tiếp tục chuyển byte liệu việc viết vào SPDR tín hiệu kết thúc gói liệu xung cao Slave lựa chọn, nhánh SS Byte đến cuối giữ đệm ghi cho lần sử dụng cuối Khi cấu Slave, giao diện SPI remain sleeping với trạng thái MISO cần chân SS điều khiển mức cao Trong trạng thái này, phần mềm cập nhật ghi liệu SPI – SPDR, liệu không di chuyển xung nhịp đến chân SCK chân SS điều khiển mức thấp byte vừa hoàn thành di chuyển cờ báo kết thúc di chuyển SPIF cài đặt Nếu ngắt SPI kích hoạt bít SPIE ghi SPCR cài đặt, ngắt yêu cầu Slave tiếp tục đặt liệu để gửi vào ghi SPDR trước trình đọc liệu đến tiếp tục Byte đến cuối đệm ghi sau lần sử dụng Hình 3.2 Sơ đồ kết nối SPI Master – Slave 39 Hệ thống ghi vào đệm đơn trình định hướng chuyển liệu ghi vào đệm kép trình định hướng liệu đến Điều có nghĩa byte di chuyển ghi vào ghi liệu SPI trước toàn chu kì chuyển dời hoàn thành Khi liệu đến, nhiên kí tự đến phải đọc từ ghi liệu SPI trước kí tự di chuyển vào hoàn toàn Nói cách khác bít bị Trong chế độ SPI Slave trình điều khiển logic lấy mẫu tín hiệu đến chân SCK để đảm bảo việc lấy mẫu xác tín hiệu xung nhịp mức thấp cực tiểu mức cao chu kì nên là: - Chu kì thấp: ngắn lần chu kì xung nhịp CPU - Chu kì cao: dài lần chu kì xung nhịp CPU Khi mà SPI kích hoạt, hướng liệu chân MOSI, MISO, SCK, SS ghi đè theo bảng 3.1 Pin Hướng Master SPI Hướng Slave SPI MOSI User Defined Input MISO Input User Defined SCK User Defined Input SS User Defined Input Bảng 3.1 Ghi đè Pin SPI 40 3.2 USART Bộ chuyển phát thu nhận nối tiếp đồng dị vạn - USART thiết bị truyền thông nối tiếp có độ linh hoạt cao Các đặc điểm là: - Hoạt động song công (phụ thuộc vào ghi chuyển phát thu nhận nối tiếp) - Hoạt động đồng dị - Hoạt động đồng hóa khóa Master Slave - Máy phát tốc độ Baud độ xác cao - Hỗ trợ truyền khung nối tiếp với 5, 6, 7, bit liệu bit stop - Sự tạo bậc chẵn lẻ hỗ trợ kiểm tra tính chẵn lẻ phần cứng - Sự dò tràn liệu - Dò lỗi khung truyền - Bộ lọc dải thấp kĩ thuật số dò bit khởi động lỗi bao gồm lọc nhiễu - Chế độ truyền thông nhiều xử lí - Chế độ truyền thông dị tốc độ kép ATmega128 có hai USART USART0 USART Hai USART độc lập nhau, điều có nghĩa hai khối USART0 USART1 hoạt động lúc Sơ đồ khối đơn giản khối USART thể hình 3.3: 41 Hình 3.3 Sơ đồ khối USART Sơ đồ khối USART phân chia thành ba phần rõ ràng (các hộp nét đứt sơ đồ khối hình 3.3): Khối tạo xung clock, khối truyền khối nhận Còn ghi điều khiển USART dùng chung Khối logic phát xung nhịp bao gồm khối logic đồng đầu vào xung nhịp bên sử dụng trình điều khiển Slave đồng bộ, 42 máy phát baud rate Chân XCK (xung nhịp chuyển) sử dụng chế độ truyền đồng Bộ chuyển phát bao gồm đệm ghi đơn, ghi Shift nối tiếp, máy phát tương tự khối điều khiển logic cho việc điều khiển dạng khung nối tiếp khác Bộ đệm ghi cho phép truyền liên tiếp liệu mà độ trễ khung Bộ thu nhận phận phức tạp module USART xung nhịp phận phục hồi liệu Các phận khôi phục sử dụng cho việc thu nhận liệu cách dị Thêm vào để khôi phục phận này, thu nhận bao gồm kiểm tra, khối logic điều khiển, ghi Register đệm thu nhận cấp (UDR) Bộ thu nhận tín hiệu hỗ trợ dạng khung giống chuyển phát, dò lỗi khung, tràn liệu lỗi parity 3.3 Giao diện hai dây TWI 3.3.1 Đặc điểm - Đơn giản mạnh mẽ giao diện truyền thông linh hoạt, cần thiết đường bus - Hỗ trợ chế độ điều khiển Master Slave - Thiết bị hoạt động chuyển phát thu - Không gian địa 7- bit cho phép nâng lên 128 địa Slave khác - Hỗ trợ phân định chế độ Master – slave - Nâng lên tốc độ chuyển liệu 400 kHz - Các điều khiển đầu vào giới hạn tốc độ quay - Mạch loại bỏ nhiễu loại bỏ đỉnh nhọn đường bus - Đầy đủ địa slave lập trình với hỗ trợ gọi chung 43 - Sự nhận địa gây đánh thức AVR chế độ sleepmode 3.3.2 Định nghĩa bus giao diện hai dây Giao diện hai dây (TWI) công cụ lý tưởng cho ứng dụng vi điều khiển thông thường Giao thức TWI cho phép người thiết kế hệ thống liên kết 128 thiết bị khác sử dụng đường bus - hướng, cho xung nhịp (SCL) cho liệu (SDA) Chỉ cần phần cứng bên để điều khiển bus điện trở kéo đơn cho dây đường bus TWI Tất thiết bị kết nối lên bus có địa riêng, dẫn động cho nhớ phân giải bên giao thức TWI Hình 3.4 Kết nối bus TWI 44 3.3.3 Liên kết điện Như miêu tả hình 3.4, hai đường bus kết nối đến chân điện áp dương nguồn cấp thông qua điện trở kéo Các điều khiển bus tất thiết bị phù hợp với TWI open – drain open – collector Điều cài đặt chức wried – AND mà cần thiết đến hoạt động giao diện Một mức logic thấp đường bus TWI sinh nhiều đầu thiết bị TWI Một mức cao đầu tất thiết bị TWI trạng thái đầu chúng, cho phép điện trở kéo để kéo lên mức cao Tất thiết bị AVR kết nối đến bus TWI phải cấp điện theo thứ tự phép điều khiển bus Số lượng thiết bị mà kết nối tới bus bị giới hạn bus điện dung giới hạn 400pF không gian địa slave - bit 3.4 Bộ chuyển đổi tương tự số 3.4.1 Đặc điểm Các đặc điểm: - Độ xác 10 bít - 0.5 LSB Integral Non - Linearity - Thời gian chuyển đổi từ 13 - 260µs - Nâng lên 76,9 kSPS (Nâng lên 15 kSPS) độ xác cực đại - kênh đầu vào riêng biệt - kênh đầu vào riêng biệt với độ khuyếch đại - Sự điều chỉnh di chuyển, lựa chọn cho kết đọc bên ADC - 0_VCC dải điện áp đầu vào ADC - Có thể lựa chọn 2,56V điện áp tham chiếu ADC - Chế độ chuyển đổi đơn chạy tự - Ngắt hoàn thành trình chuyển đổi ADC 45 - Khóa cắt nhiễu chế độ ngủ (Sleep mode) Các tính Atmega128 có ADC sấp xỉ liên tiếp 10 bít Bộ ADC kết nối đến dồn kênh tượng tự kênh, mà cho phép đầu vào điện áp Singel ended Các đầu vào điện áp single ended đặt (chân GND) Thiết bị hỗ trợ 16 kết nối đầu vào điện áp riêng biệt, cặp đầu vào riêng biệt (ADC1, ADC0 ADC3, ADC2) trang bị với cổng khuyếch đại lập trình, việc cung cấp bậc khuyếch đại 0dB (1x), 20dB(10x), 46dB (200x) cổng điện áp riêng biệt trước có trình chuyển đổi A/D kênh đầu vào tương tự riêng biệt chia sẻ đầu cuối âm chung (ADC1), đầu vào ADC khác lựa chọn đầu cuối đầu vào dương Nếu độ khuyếch đại 1x 10x sử dụng, độ xác bít chờ đợi Nếu độ khuyếch đại 200x sử dụng, độ xác bit chờ đợi Bộ ADC bao gồm mạch lấy mẫu mạch giữ mức mà đảm bảo điện áp đầu vào đến ADC giữ mức không đổi suốt trình chuyển đổi Sơ đồ khối ADC hình 3.5 Bộ ADC có chân điện áp nguồn cấp tương tự riêng biệt, AVCC AVCC phải khác biệt 0,3V từ chân VCC Các điện áp tham chiếu bên điện áp thông thường 2,56V AVCC cung cấp chip Điện áp tham chiếu tách rời chân AREF tụ để có đường đặc tính nhiễu tốt 46 Hình 3.5 Sơ đồ khối ADC 47 3.4.2 Hoạt động Bộ ADC chuyển đổi điện áp đầu vào tương tự thành giá trị số 10 bít thông qua phép tính xấp xỉ liên tiếp Giá trị cực tiểu đưa chân GND giá trị cực đại điện áp chân AREF tối thiểu LSB Sự lựa chọn AVCC điện áp tham chiếu bên 2,56 V kết nối đến chân AREF việc viết lên bít RESFn ghi ADMUX Điện áp tham chiếu bên tách rời tụ bên chân AREF để cải thiện nhiễu Kênh đầu vào tương tự hệ số khuyếch đại riêng biệt việc viết lên bít MUX ghi ADMUX chân số chân đầu vào ADC chân GND điện áp tham chiếu ổn định lựa chọn đầu vào Singel ended lên chân ADC, lựa chọn chân đầu vào ADC lựa chọn chân âm dương lên cách khuyếch đại riêng biệt Nếu kênh riêng biệt lựa chọn, cổng khuyếch đại riêng biệt khuyếch đại chênh lệch điện áp cặp kênh đầu vào lựa chọn việc lựa chọn hệ số khuyếch đại Giá trị khuyếch đại sau trở thành đầu vào tương tự ADC Nếu kênh single ended sử dụng khuyếch đại chuyển qua Bộ ADC kích hoạt cách cài đặt bít kích hoạt ADC (ADEN ADCSRA) Điện áp tham chiếu lựa chọn kênh đầu vào không gây ảnh hưởng vào bên bít ADEN cài đặt ADC không tiêu hao nguồn mà bít ADEN bị xóa khuyến cáo để ngắt ADC trước truy nhập vào chế tiết kiệm điện chế độ ngủ 48 Bộ ADC phát kết 10 bít, mà đưa ghi liệu ADC (ADCH ADCL) Như mặc định, kết đưa điều chỉnh lựa chọn để đưa điều chỉnh di chuyển việc cài đặt bít ADLAR ghi ADMUX Nếu kết điều chỉnh di chuyển không cần độ xác lớn bít Nó tiến hành để đọc ADCH, nói cách khác ADCL đọc sau ADCH đọc, để đảm bảo thành phần ghi liệu thuộc trình chuyển đổi giống Mỗi lần ADCL đọc ADC truy cập vào ghi liệu bị khóa Điều có nghĩa ADCL vừa đọc trình chuyển đổi hoàn thành trước ADCH đọc ghi cập nhật liệu kết từ trình chuyển đổi bị Bộ ADC có ngắt riêng nó, mà khởi động mà có chuyển đổi hoàn thành Khi ADC truy nhập vào ghi liệu bị ngăn cấm trình đọc ADCH ADCL, ngắt khởi động dù kết bị 49 KẾT LUẬN Các vi điều khiển ứng dụng nhiều tự động, điều khiển công nghiệp đời sống xã hội Khi nghiên cứu đề tài nhận thấy nội dung lý thú có ý nghĩa thiết thực học tập nghiên cứu lĩnh vực ứng dụng đời sống Trong đề tài này, cập đến vấn đề bản, công cụ để nghiên cứu tiếp cận vi điều khiển Quá trình nghiên cứu hoàn thành khóa luận thu kết sau: - Nắm tổng quan vi điều khiển AVR – ATmega 128 - Nắm sâu cấu trúc vi điều khiển AVR –ATmega 128: đặc điểm, tính năng, cấu tạo AVR – ATmega 128 - Nghiên cứu số giao diện ngoại vi giao tiếp với AVR - Nâng cao kiến thức vi diều khiển Khóa luận thực thiết thực ý nghĩa bổ sung phần thực nghiệm lắp ráp mạch chân AVR – ATmega128 50 TÀI LIỆU THAM KHẢO [1] Bản dịch Datasheet vi điều khiển AVR-ATmega 128 [2] Website : http:// avr.com.vn [3] Website : http:// tailieu.vn [4] Website : www.ebook.edu.vn 51 [...]... điều khiển Tìm hiểu vi điều khiển AVR- ATmega 128 3 Nhiệm vụ Tìm hiểu tổng quan về vi điều khiển AVR- ATmega 128 Nghiên cứu về cấu trúc của vi điều khiển AVR- ATmega 128 4 Phương pháp nghiên cứu Nghiên cứu lý thuyết 5 Ý nghĩa khoa học và thực tiễn của đề tài Vi điều khiển là một trong những kỹ thuật mới được sử dụng rất nhiều trong các hệ thống điều khiển tự động Nắm được vi điều khiển giúp cho vi c thiết... trong của ATmega 128 Bộ nhớ vi điều khiển AVR được tóm tắt dưới bản đồ (hình 1.5): Hình 1.5 Bản đồ bộ nhớ ATmega 128 26 CHƯƠNG 2: GIAO TIẾP VỚI AVR 2.1 Các ngắt của ATmega 128 2.1.1 Khái niệm về ngắt Ngắt là một sự kiện bên trong hay bên ngoài làm ngắt bộ vi điều khiển để báo cho nó biết rằng thiết bị cần dịch vụ của nó Một bộ vi điều khiển có thể phục vụ một vài thiết bị, có hai cách để thực hiện điều. .. hình các chân, cấu trúc của lõi AVR, các bộ nhớ của AVR Chương 2: Giao tiếp với AVR Các ngắt, các cổng vào ra, bộ định thời AVR Chương 3: Một số giao diện ngoại vi 12 Giao diện ngoại vi nối tiếp SPI, USART, giao diện hai dây tuần tự TWI, bộ chuyển đổi tương tự số NỘI DUNG CHƯƠNG 1: ĐẶC ĐIỂM, TÍNH NĂNG VÀ CẤU TẠO AVR - ATMEGA1 28 1.1 Đặc điểm AVR- ATmega 128 Vi điều khiển AVR do hãng Atmel (Hoa Kì) sản... não điều khiển những hoạt động đó Về cơ bản bộ vi điều khiển chứa phần tử hạt nhân là bộ vi xử lí và các bộ phận phụ trợ như bộ nhớ dữ liệu, bộ 11 nhớ chương trình, bộ đếm, phát thời gian và các cổng vào ra số, tất cả tích hợp trên một chíp đơn tinh thể và đóng gói trong một vỏ hộp Đề tài khóa luận đi vào Tìm hiểu vi điều khiển AVR- ATmega 128 2 Mục đích nghiên cứu Nâng cao kiến thức kĩ thuật về vi điều. .. sánh Atmega 103 bởi bộ cầu chì Fuse + Vô hiệu hóa dừng lại toàn bộ - Cổng vào ra và dạng đóng gói + 53 đường vào ra lập trình được - Điện áp hoạt động + 2,7 – 5,5 V Atmega 128L + 4,5 – 5,5 V Atmega 128 - Mức tốc độ xung nhịp + 0 – 8 MHz Atmega 128L + 0 – 16 Mhz Atmega 128 1.2 Cấu hình các chân 16 Hình 1.2 Chân ra của ATmega 128 ATmega 128 là một bộ vi xử lý CMOS điện áp thấp dựa trên nền kiến trúc AVR. .. nó báo cho bộ vi điều khiển bằng cách gửi một tín hiệu ngắt Khi nhận đựợc tín hiệu ngắt thì bộ vi điều khiển ngắt tất cả những gì nó đang thực hiện để chuyển sang phục vụ thiết bị Chương trình đi cùng với ngắt được gọi là trình dịch vụ ngắt ISR hay còn gọi là trình quản lý ngắt Còn trong phương pháp thăm dò thì bộ vi điều khiển hiển thị liên tục tình trạng của một thiết bị đã cho và điều kiện thoả... tình trạng của một vài thiết bị và phục vụ mỗi thiết bị khi các điều kiện nhất định được thoả mãn nhưng nó không tận dụng hết công dụng của bộ vi điều khiển Điểm mạnh của phương pháp ngắt là bộ vi điều khiển có thể phục vụ được rất nhiều thiết bị (tất nhiên là không tại cùng một thời điểm) Mỗi thiết bị có thể nhận được sự chú ý của bộ vi điều khiển dựa trên mức ưu tiên được gán cho nó Đối với phương pháp... làm vi c đa năng chung, 64 thanh ghi I/O và 4096 Bytes của SRAM dữ liệu ngoài ở trong ATmega 128 đều được truy cập thông qua tất cả các kiểu đặt địa chỉ trên 1.4.3 Bộ nhớ dữ liệu EEPROM Đây là bộ nhớ dữ liệu có thể ghi xóa ngay trong lúc vi điều khiển đang hoạt động và không bị mất dữ liệu khi nguồn điện cung cấp bị cắt Có thể ví 25 bộ nhớ dữ liệu EEPROM giống như là ổ cứng của máy vi tính Với vi điều. .. Đặc điểm, tính năng của AVR - ATmega 128: - Hiệu suất cao, tiết kiệm điện - Hoàn thiện cấu trúc RISC + 133 lệnh hiệu quả - thực thi tất cả các chu kì đồng hồ đơn + 32 *8 thanh ghi chung đa năng + các thanh ghi điều khiển ngoại vi + Đầy đủ các quá trình điều khiển tĩnh + Nâng lên 16 MIPS dữ liệu tại 16 MHz + Chip 2 nhân - Độ bền, sức chịu đựng cao, không thay đổi phân vùng nhớ + 128K Bytes bộ nhớ Flash... vi c thiết kế các mạch vi điều khiển đơn giản có thể thay thế rất nhiều mạch lô gic phức tạp với độ chính xác cao Điều này làm cho các mạch điện tử trở nên đơn giản, sử dụng thuận tiện và giá thành sản phẩm theo đó cũng giảm xuống 6 Cấu trúc khóa luận Phần 1: Mở đầu Phần 2: Nội dung cấu trúc luận văn làm 3 chương: Chương 1: Đặc điểm, tính năng và cấu tạo AVR- ATmega 128 Đặc điểm AVR 128, cấu hình các chân, ... hiểu vi điều khiển AVR-ATmega 128 Mục đích nghiên cứu Nâng cao kiến thức kĩ thuật vi điều khiển Tìm hiểu vi điều khiển AVR-ATmega 128 Nhiệm vụ Tìm hiểu tổng quan vi điều khiển AVR-ATmega 128. .. trúc vi điều khiển AVR-ATmega 128 Phương pháp nghiên cứu Nghiên cứu lý thuyết Ý nghĩa khoa học thực tiễn đề tài Vi điều khiển kỹ thuật sử dụng nhiều hệ thống điều khiển tự động Nắm vi điều khiển. .. nghiên cứu tiếp cận vi điều khiển Quá trình nghiên cứu hoàn thành khóa luận thu kết sau: - Nắm tổng quan vi điều khiển AVR – ATmega 128 - Nắm sâu cấu trúc vi điều khiển AVR –ATmega 128: đặc điểm,