Kiến trúc máy tính chương 3 những mạch logic số cơ bản

... A1 E A1 A0 D0 D1 D2 D3 0 0 1 0 1 1 1 1 1 1 1 x x 1 1 NAND3 U12 D2 NAND3 U 13 D3 U4 E NAND3 INV Mạch giải mã 2-4 với cổng NAND 10 Mở rộng mạch giải mã Trong trường hợp cần mạch giải mã với kích... 1 c) Mạch trừ bit Lập bảng chân trị vẽ sơ ñồ mạch ñể thiết kế mạch trừ bit a – bit b cho kết bit hiệu h bit nhớ n? Bộ dồn kênh (Multiplexer) ñầu vào 3. 2 .Mạch Giải Mã & Mã Hóa Mạch giải mã 3- 8... Vẽ sơ ñồ mạch cộng bit với bit có nhớ: a2a1 + b2b1 s2s1 bit nhớ carry Trình bày mạch 3- 8 8 -3? Ba bit 101 tám bit 1000 0000 ñược giải mã mã hóa thành bit bit qua mạch 3- 8 8 -3 này? Lập bảng chân

Lược ñồ khối mạch kết hợp

1 ðịnh nghĩa

Mạch kết hợp là tổ hợp các cổng luận lý kết nối với

nhau tạo thành một bản mạch có chung một tậpcác ngõ vào và ra

3 Dùng ñại số boolean hoặc bản ñồ

Karnaugh ñể ñơn giản các hàm ngõ ra

4 Vẽ sơ ñồ mạch theo các hàm ñã ñơn giản

3 Mạch cộng (adder) a) bộ nửa cộng (half adder)

Bảng chân trị và mạch cho bộ nửa cộng

c) Mạch trừ một bit

Lập bảng chân trị và vẽ sơ ñồ mạch ñể thiết kế mạch trừ bit a – bit b cho kết quả bit hiệu h và bit nhớ n?

4 Bộ dồn

kênh

(Multiplexer)

8 ñầu vào

3.2.Mạch Giải Mã & Mã Hóa

Sơ ñồ mạch giải mã 3-8

2 Mạch giải mã dùng cổng NAND

U4

INV U4 INV

U4 INV

U10

NAND3 U11

NAND3 U12

NAND3 U13 NAND3

A0

A1

E

D0 D1

3 Mở rộng mạch giải mã

Trong trường hợp cần mạch giải mã với kích cỡ lớn

ta có thể ghép 2 hay nhiều mạch nhỏ hơn lại ñể ñượcmạch cần thiết

2x4 decoder

2 0

2 1

E

2x4 decoder

thời gian chu kỳ ñồng

hồ (clock cycle time)

b) Chốt D ñiều khiển bằng xung ñồng hồ

D C

b) Chốt T ñiều khiển bằng xung ñồng hồ

T C

3 Mạch lật lề D(Flip-flop)

D C

Time

3 Mạch lật lề D(Flip-flop)

Time

Biểu ñồ trạng thái

Qui trình thiết kế mạch tuần tự

Bước 1: Chuyển ñặc tả mạch sang lược ñồ trạng thái

Bước 2: lược ñồ trạng thái => bảng trạng thái

Bước 3: Từ bảng trạng thái viết hàm cho các ngõ nhập của

Flip-flops

Bước 4: vẽ sơ ñồ mạch

Câu hỏi ôn tập

 Vẽ sơ ñồ mạch cộng 2 bit với 2 bit có nhớ: a2a1 + b2b1  s2s1 và một bit nhớ carry

 Trình bày về mạch 3-8 và 8-3? Ba bit 101 và

tám bit 1000 0000 sẽ ñược giải mã và mã hóa thành 8 bit và 3 bit gì qua các mạch 3-8 và 8-3 này?

Lập bảng chân trị và vẽ sơ ñồ mạch ñể thiết kếmạch trừ bit a – bit b – bit MTr (mượn trước) cho kết quả bit hiệu h và bit MTh(mượn thêm)