Bài giảng kỹ thuật vi xử lý TS phạm hoàng duy

Phạm Hoàng Duy BỘ MÔN: KHMT-Khoa CNTT1 Trang 2 NỘI DUNG TỔNG QUAN HỆ VI XỬ LÝ Giảng viên: TS.. Phạm Hoàng Duy BỘ MÔN: KHMT-Khoa CNTT1 Trang 10 Phân loại máy tính • RISC: Máy tính với tập

Trang 1

BÀI GIẢNG MÔN

Kỹ Thuật Vi Xử Lý

Giảng viên: TS Phạm Hoàng Duy

Điện thoại/E-mail: phamhduy@gmail.com

Trang 2

KỸ THUẬT VI XỬ LÝ

www.ptit.edu.vn GIẢNG VIÊN: TS Phạm Hoàng Duy

BỘ MÔN: KHMT-Khoa CNTT1 Trang 2

NỘI DUNG

TỔNG QUAN HỆ VI XỬ LÝ

Giảng viên: TS Phạm Hoàng Duy E-mail: phamhduy@gmail.com Năm biên soạn: 2009

Trang 3

Nội dung

 Giới thiệu về hệ vi xử lý.

 Lịch sử phát triển và phân loại các bộ vi xử lý

 Các thành phần của hệ vi xử lý

Trang 4

Giới thiệu

 Máy tính

 Lưu trữ, xử lý và liên lạc các thông tin dưới dạng số

 Đơn vị đo thông tin: bit, byte, word, MB,GB

 Các bộ phận căn bản

 Bộ xử lý trung tâm CPU

 Bộ nhớ

 Vào ra

Trang 6

Trang 7

Phân loại máy tính

 Máy tính lớn

(Mainframe)

 Xử lý khối lượng lớn

dữ liệu: thống kê, giao dịch tài chính

 Máy tính con

(Minicomputer)

 Phục vụ nhu cầu tính toán vừa

Trang 8

 Máy ví tính (Microcomputer): phục vụ nhu cầu tính

toán cá nhân

Trang 9

• CISC: Máy tính với tập lệnh phức tạp

– Tập lệnh lớn, nhiều lệnh phức tạp (chu kỳ, định dạng lệnh)

– Đơn giản hoá trình dịch

– Chương trình nhỏ và nhanh hơn

– Song song hoá phức tạp

Trang 10

• RISC: Máy tính với tập lệnh rút gọn

– Một lệnh cho 1 chu kỳ

– Định dạng lệnh đơn giản (Độ dài lệnh cố định)

– Chế độ địa chỉ đơn giản

– Chú trọng các thao tác với thanh ghi

– Song song hoá thuận tiện

Trang 11

Đánh giá hiệu năng

Trang 12

 Intel 8086-8088 29,000 transistor, tốc độ 5MHz, 8MHz, 10MHz

Trang 13

Vi xử lý Intel

 1980

 1982: Intel 286 16 bit

– 134,000 transitor, tốc độ 6MHz, 8MHz, 10MHz, 12.5MHz

 1985: Intel386™, 32 bit

– 275,000 transistors, tốc độ:

16MHz, 20MHz, 25MHz, 33MHz

 1989: Intel486™ DX CPU, 32 bit đầy đủ

– 1.2 tr transistors, tốc độ 25MHz, 33MHz, 50MHz

– Tính hợp bộ xứ lý toán học

Trang 14

– 7.5 tr.Transistor, 200MHz, 233MHz, 266MHz, 300MHz

– Tăng cường xử lý hình ảnh, âm thanh, video

– 1999: Pentium III Processor

– 9.5 tr transistors, 650MHz đến 1.2GHz,

– Tích hợp SIMD hỗ trợ xử lý hình ảnh,

âm thanh, 3D nâng cao

Trang 15

Vi xử lý Intel

– 2000: Pentium 4 Processor

– 42 tr Transistors, 1.30, 1.40, 1.50, 1.70, 1.80 GHz

– Hỗ trợ xử lý hình ảnh, âm thanh, đồ hoạ 3D thời gian thực – 2002: Intel Pentium 4 Processor with Hyper-Threading

– 2005: Intel Pentium D hai

nhân

– 2006:

– Intel Core 2 Duo

– Intel Core 2 Quad: 4 nhân

Trang 16

Kiến trúc căn bản

Địa chỉ

Dữ liệu Điều khiển

ROM

Vào Ra

Trang 17

Bộ xử lý trung tâm CPU

 Thực hiện các lệnh và các thao tác số học,

lô-gíc với dữ liệu

 Xung nhịp (Clock)

 Quá trình thực hiện lệnh tiêu biểu

Trang 18

Phân luồng (pipeline)

 Việc thực hiện lệnh được chia nhỏ thành các giai đoạn

 Các giai đoạn được thực hiện kẽ nhau

 Phân luồng lệnh

 Phân luồng tính toán

Trang 20

 Các thanh ghi cơ bản

 Thanh ghi lệnh

 Đếm chương trình chứa địa chỉ của câu lệnh kế

 Thanh ghi địa chỉ: chứa địa chỉ dữ liệu

 Các thanh ghi đa năng: chứa dữ liệu hoặc kết quả xử lý

Trang 21

 Đơn vị điều khiển

Trang 22

Hệ thống buýt

 Truyền thông tin giữa CPU và các bộ phận khác

 Ghi: dữ liệu truyền từ CPU tới bộ nhớ/thiết bị vào ra

 Đọc: dữ liệu truyền từ bộ nhớ/thiết bị vào ra tới CPU

 Các loại buýt

 Buýt địa chỉ truyền thông tin từ CPU tới bộ nhớ/thiết bị vào ra

 Buýt dữ liệu truyền dữ liệu theo 2 chiều

 Buýt điều khiển chứa các tín hiệu đồng bộ hoạt động của các bộ phận trong hệ VXL

Trang 23

 Buýt dữ liệu truyền dữ liệu theo 2 chiều

 Độ rộn buýt xác định khối lượng dữ liệu tối đa cho 1 thao tác đọc/ghi

 Buýt điều khiển chứa các tín hiệu đồng bộ hoạt động

của các bộ phận trong hệ VXL

 Tín hiệu đồng hồ

 Đọc/Ghi

 Ngắt

Trang 24

Trang 26

Trang 27

 EFROM: Erasable PROM

Trang 28

Trang 29

Modem cạc

Trang 30

Video cạc

Trang 31

Trang 32

Trang 33

Nội Dung

 Các hệ đếm và chuyển đổi

 Các thao tác số học và lô gíc

Trang 34

Trang 35

Chuyển đổi hệ 10  hệ 2

 Số nguyên:

 Chia 2 đến khi thương số = 0,

 Đảo ngược số dư thu đc số hệ 2

 67  ?

 1000011

Trang 36

Chuyển đổi hệ 10  hệ 2

 Phân số:

 Nhân 2 đến khi kết quả = 0 hoặc đạt độ chính xác cần thiết

 Phần nguyên của kết quả chứa bít chuyển đổi

 0.575  ?

 10010

0.150 0.3 0.6 0.2 0.4 ….

Trang 38

Trang 40

Trang 42

Các phép toán logic

OR

XOR

AND

Trang 43

Trang 44

NỘI DUNG

VI XỬ LÝ 8088

Trang 45

Nội dung

 Các bộ phận chức năng 8088

 Mã hoá lệnh 8088

Trang 46

Trang 47

Các bộ phận chức năng

 Khối ghép nối buýt

 Sinh các tín hiệu địa chỉ

Trang 48

Đơn vị số học và lôgic ALU

Bộ cộng 1 bit

Trang 49

Đơn vị số học và lôgic ALU

 f0, f1: mã hoá lệnh

 10: NOT A

 00: ADD

Trang 50

Các thanh ghi

 Các thanh ghi đoạn

 Các thanh ghi đa năng

 Các thanh ghi con trỏ và chỉ số

 Thanh ghi cờ

Trang 51

Các thanh ghi đoạn

 Đoạn lệnh CS

 Ngăn xếp SS

 Dữ liệu DS

 Dữ liệu phụ ES

Trang 52

Địa chỉ ô nhớ

• Adrr = seg*16+off

• 12345=1234:0005

= 1200:0345

Trang 53

Các thanh ghi đoạn

Trang 54

Các thanh ghi đa năng

 AX: Thanh ghi chứa

 Chứa kết quả tính toán

 BX : Thanh ghi cơ sở

 CX : Thanh ghi đếm

 Chứa số đếm

 DX : Thanh ghi dữ liệu

 Chứa địa chỉ cổng vào/ra

Trang 55

Các thanh ghi con trỏ và chỉ số

Trang 56

Thanh ghi cờ

 U: Không sử dụng

 0F: Cờ tràn

 DF: Cờ hướng (=1 từphải sang trái)

 IF: Cờ cho phép ngắt (=1 cho phép ngắt)

 TF: Cờ bẫy (=1 chạy từng lệnh debug)

Trang 57

Mã hoá lệnh

Toán tử Toán hạng 1 Toán hạng 2

Trang 58

Địa chỉ toán hạng

 Địa chỉ thanh ghi

 Dữ liệu nằm trong thanh ghi

 Địa chỉ gián tiếp qua thanh ghi

 Vị trí dữ liệu cung cấp qua thanh ghi

Trang 59

Địa chỉ toán hạng

 Địa chỉ tương đối cơ sở

 Vị trí dữ liệu cung cấp qua thanh ghi cơ sở (BP,BX) + vị trí tương đối ô nhớ

 VD: + AX, [BX]+10H

 Địa chỉ tương đối chỉ số

 Vị trí dữ liệu cung cấp qua thanh ghi chỉ số (SI,DI) + vị trí tương đối ô nhớ

 VD: + AX, [DI+10]

 Địa chỉ tương đối chỉ số cơ sở

 Vị trí dữ liệu cung cấp qua thanh ghi chỉ số, cơ sở + vị trí tương đối ô nhớ

 VD: + CX,[BX+SI]

Trang 60

Trang 61

Mã hoá lệnh MOV

 D = 1 : ghi vào thanh ghi

 D = 0 : ghi từ thanh ghi

 W = 1 chuyển 2 byte

 W = 0 chuyển 1

 MOD&R/M: xác định chế độ địa chỉ

REG

Trang 62

HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG

Học kỳ/Năm biên soạn:2009

Trang 63

NỘI DUNG

LẬP TRÌNH HỢP NGỮ VỚI 8088

Trang 64

Trang 66

Tên Độ dài Giá trị Chú giải

Trang 68

Lưu đồ thuật toán

 Bắt đầu/Kết thúc

• Điều kiện

• Thao tác

Trang 69

• A=A-B  SUB A, B

– A=5-3 – MOV BX,5 – SUB BX,3

Trang 70

B = 1 byte: AL thương số, AH số dư

B = 2 byte: AX thương số, DX số dư

Trang 72

Trang 73

Điều kiện 1 Điều _kiện_2

Điều kiện 2 Điều kiện 1

Thoat

Trang 74

Cấu trúc IF … THEN

 IF điều kiện THEN thao tác

 Gán BX giá trị tuyệt đối AX

Trang 76

Cấu trúc lặp REPEAT UNTIL

Trang 77

Emu8086

Trang 78

Bài tập

 Kỹ thuật VXL, Văn Thế Minh

 Ví dụ 1-11 (tr126)

Trang 79

Trang 80

NỘI DUNG

Ghép nối với 8088

Trang 81

Nội dung

 Các tín hiệu 8088

 Chu trình đọc

 Chu trình ghi

Trang 82

Trang 83

Các tín hiệu đọc ghi

 RD[O]: Cho phép đọc (3 trạng thái)

 READY[I]: Báo tình trạng sẵn sàng của thiết bị

 INTR[I]: Tín hiệu ngắt

 IO/M[O]: Xác định kiểu vào ra

 WR[O]: Cho phép ghi

 INTA[O]: Cho phép ngắt

 ALE[O]: Chốt địa chỉ

 DT/R[O]: Xác định chiều truyền và nhận dữ liệu

 DEN[O]: Dữ liệu sẵn sàng

Trang 84

Trang 85

Đệm buýt cho 8088

Trang 86

IC đệm

74-245

Trang 88

Mạch tạo xung nhịp 8284

f x

f CLK

f PCLK

Trang 89

Ghép nối với 8088

Trang 90

Định thời buýt (Bus timing)

 Truy nhập bộ nhớ, vào/ra tính theo chu trình buýt Chu trình buýt tiêu biểu gồm 4 xung nhịp đồng hồ (T)

 Sinh tín hiệu địa chỉ trên buýt địa chỉ (T1)

 Sinh tín hiệu đọc/ghi trong xung (T2-T3)

 Đọc/Lưu dữ liệu trên buýt dữ liệu (T3)

 Để truyền dữ liệu không lỗi, các tín hiệu trên buýt cần

được tạo và duy trì trong chu trình buýt

 Biến dạng do trở kháng (tự cảm,điện dung)

 Trễ tín hiệu khi lan truyền trên buýt

 Hình dạng xung (sườn lên, xuống, độ rộng)

Trang 91

Hoạt động của chu trình buýt

 T1: khởi đầu chu trình Sinh các tính hiệu điều khiển

chốt, kiểu thao tác, hướng dữ liệu và địa chỉ

 T2: sinh tín hiệu điều khiển đọc/ghi DEN báo dữ liệu ra sẵn sàng READY báo dữ liệu vào sẵn sàng.

 T3: Đọc/Ghi dữ liệu

 T4: Kết thúc các tín hiệu điều khiển

Trang 92

Chu trình đọc

 Khoảng thời gian cần thiết cho việc đọc bộ nhớ, vào/ra

 Thời gian truy nhập thiết bị = thời gian địa chỉ hợp lệ

(đầu T1) tới khi dữ liệu được đọc (cuối T3)

 Dữ liệu hợp lệ xuất hiện trước khi kết thúc xung nhịp T3 (Xác lập dữ liệu)

Trang 93

IO/M

RD

DEN

A15 - A8 A19 - A16 S6 - S3 A7 - A0 garbage Dữ liệu ngoài

Truy nhập địa chỉ

Xác lập

Trang 94

Chu trình ghi

 Chu trình buýt ghi đơn giản hoá

 T1: sinh tín hiệu địa chỉ

 T2-T3: sinh tín hiệu đọc

 T2-T3: chuyển dữ liệu ra buýt và ghi

Trang 95

IO/M

_

WR

DEN

A19 - A0 from 74LS373 to memory

A15 - A8 A19 - A16 S6 - S3

A19 - A0 from 74LS373 A7 - A0 D7 - D0 (tới buýt ngoài )

2 xung nhịp

Độ rộng xung ghi

Trang 96

Trạng thái READY và WAIT

 Thời gian truy nhập dài hơn thời gian cho phép  Sinh tín hiệu chờ

 Xung chờ Tw đc chèn vào giữa T2-T3

 VXL chuyển sang trạng thái đợi cho đến khi READY

Trang 97

Trang 98

NỘI DUNG

Ghép nối 8088 với bộ nhớ

Trang 99

Nội dung

 Các loại bộ nhớ bán dẫn

 Giải mã địa chỉ

 Bộ nhớ kiểm tra chẵn lẻ

Trang 100

Trang 101

Sơ đồ chức năng của IC nhớ

Trang 102

Trang 103

 Hitachi HM62864 - 64K  8

 Tốc độ 50-85ns

Trang 104

Trang 105

CSn

Trang 106

Các phương pháp thực hiện giải mã

 Mạch lôgic cơ bản AND/OR

 Mạch giải mã tích hợp

 Bộ nhớ ROM

Trang 107

Mạch lôgic cơ bản AND/OR

Trang 108

Mạch lôgic cơ bản AND/OR

Định dạng
Số trang	238
Dung lượng	7,24 MB