đồ án kỹ thuật điện lạnh thiết kế mạch điều khiển ma trận 6.9 hiển thị 3 chữ số JVC với vòng sáng bao xung quanh chạy từ trái sang phải

Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng Giới thiệu Trong năm gần đây, với phát triển vượt bậc khoa học kĩ thuật, nghành kĩ thuật điện tử nói chung nghành kĩ thuật số nói riêng tự khẳng định vị trí quan trọng phát triển Nhờ ứng dụng kĩ thuật số vào đời sống sản xuất, giải phóng sức lao động cho người đồng thời nâng cao suất lao động Vì phải khơng ngừng tìm tịi, nghiên cứu, tham khảo để tìm ứng dụng tốt kĩ thuật số vào thực tế Trong nội dung BẢN ĐỒ ÁN TỐT NGHIỆP này, giới thiệu cách khái quát lý thuyết điều khiển logic sâu vào thiết kế mạch điều khiển ma trận 6.9 hiển thị chữ số JVC với vòng sáng bao xung quanh chạy từ trái sang phải Đó ứng dụng kĩ thuật số vào công việc thiết kế mạch điện tran trí Em xin chân thành cảm ơn giúp đỡ nhiệt tình thầy Vương Cộng tồn thể thầy giúp em hồn thành tốt Đồ án tốt nghiệp Hà Nội 6/2003 SINH VIÊN : Việt TRẦN NAM VIỆT – LỚP ĐIỆN TỬ 11 K44 TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng PHẦN Chương I ĐẶC ĐIỂM CƠ BẢN VÀ PHƯƠNG PHÁP TỔNG HỢP MẠCH LOGIC TỔ HỢP I/ Đặc điểm mạch tổ hợp Trong mạch số, mạch tổ hợp mạch mà trị số ổn định tín hiệu đầu thời điểm phụ thuộc vào tổ hợp giá trị tín hiệu đầu vào thời điểm Trong mạch tổ hợp, trạng thái mạch điện trước thời điểm xét, tức trước có tác động tín hiệu đầu vào khơng ảnh hưởng tín hiệu đầu Đặc điểm cấu trúc mạch tổ hợp cấu trúc nên từ cổng logic +) Các phương pháp biểu thị chức logic: Bảng chân lý Sơ đồ logic Bảng Karnaugh Đồ thị thời gian dạng sóng Đối với vi mạch cỡ nhỏ (SSI) thường biểu thị hàm logic, với vi mạch cỡ vừa (MSI) thường biểu thị bảng chân lý, bảng chức Bảng chức dùng hình thức bảng kê với mức logic cao (H) thấp (L) để mơ tả quan hệ logic tín hiệu đầu vào,ra mạch điện , cần thay giá trị logic cho trạng thái bảng chức năng, ta có bảng chân lý tương ứng +) Sơ đồ khối mạch tổ hợp F1 X1 Mạch tổ hợp Xn Z1=f1 Z2=f2 (x1,x2,……….,xn ) Zn=fn(x1,x2,……….,xn ) Fn (x1,x2,……….,xn ) Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng Một cách tổng quát hàm logic tín hiệu đầu viết nh viết dạng vectơ nh: Z= F (X) II/Phương pháp tổng hợp mạch logic tổ hợp Ta tóm tắt trình tổ hợp qua sơ đồ sau: Bài tốn Hình thức hố (bảng chân lý hay phương trình logic) Tối thiểu hoá hàm logic Chọn cổng vẽ sơ đồ logic Kết thóc 1/ Phân tích u cầu u cầu nhiệm vụ thiết kế vấn đề logic thực đoạn văn, tốn logic cụ thể Nhiệm vụ phân tích xác định biến đầu vào, biến đầu mối quan hệ logic chúng với Muốn phân tích phải tìm hiểu xem xét cách cụ thể yêu cầu thiết kế, điều quan trọng gắn liền với q trình thiết kế 2/ Hình thức hố (Bảng chân lý hay phương trình logic) 12 Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng 15 Nói chung, nên liệt kê thành bảng mối quan hệ tương ứng, trạng thái tín hiệu đầu vào với trạng thái hàm số đầu Đó bảng kê yêu cầu chức logic, gọi tắt Bảng chức Tiếp theo ta thay giá trị logic cho trạng thái tức dùng số (0) (1) biểu thị trạng thái tương ứng đầu vào đầu Kết ta có bảng giá trị thực logic, gọi tắt Bảng chân lý Đây hình thức đại số u cầu thiết kế Cần lưu ý từ bảng chức ta có nhiều bảng chân lý khác Nếu thay giá trị logic khác tức quan hệ logic đầu với đầu vào phụ thuộc v việc thay giá trị Ví dơ: Ta có sơ đồ nguyên lý dùng hai chuyển mạch A,B mắc song song điều khiển bóng đèn Z A ⊗ Z B E Chuyển mạch A Ngắt Ngắt Đóng Đóng Chuyển mạch B Ngắt Đóng Ngắt Đóng Bóng đèn Z Tắt Sáng Sáng Sáng Bảng chức Nếu ta thay giá trị logic theo cách khác có biểu thức logic khác *Thay: = đóng + sáng Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 18 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng 0= ngắt + tắt A Z=A+ B (OR) chân lý *Thay: 0= đóng + 1= ngắt + tắt B Z 0 1 1 1 A 1 0 Z= A.B (AND) B 1 Z 0 Bảng sáng Bảng chân lý *Thay: 1= đóng + tắt 0= ngắt + sáng A Z= A+ B (NOR) B Z 0 1 1 0 B 1 Z 1 Bảng chân lý *Thay: 0=đóng +tắt 1= ngắt + sáng Z= A.B (NAND) A 1 0 Bảng chân lý Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng 21 Vậy phải vào giá trị thay trạng thái để xác định ý nghĩa cụ thể ( Tức ý nghĩa thực bảng chân lý ) Khi thiết bảng chức bảng chân lý, khơng liệt kê trạng thái tín hiệu đầu vào khơng thể có hay bị cấm Những tổ hợp liệt kê, đầu trạng thái tương ứng ta ghi dấu “x” mục đích tạo cho việc tối thiểu hoá hàm logic 3/ Tiến hành tối thiểu hố Vì trực tiếp thiết kế sơ đồ logic hàm số có từ bảng chân lý thường phức tạp.Nếu sau thực tối thiểu hoá hàm logic, nói chung việc thực thuận tiện hơn, khơng tiết kiệm số linh kiện mà cịn nâng cao độ tin cậy +) Khái niệm tối thiểu hố - Đầu tiên số hạng dạng tích phải Ýt - Nếu thoả mãn, số biến số hạng phải Ýt Dưới ta đưa phương pháp thường dùng để tối thiểu hoá Nếu số biến tương đối Ýt dùng phương pháp bảng Karnaugh, số biến tương đối nhiều ta nên dùng phương pháp đại số a Phương pháp tối thiểu hoá biến đổi đại số Dựa vào công thức định lý đại số logic để thực tối thiểu hố Vì thực tế, biểu thức logic đa dạng, lại khơng có cách hồn chỉnh nh mét qui trình, nên việc đạt đến biểu thức logic tối thiểu cách nhanh hoàn toàn phụ thuộc vào khả năng, kinh nghiệm người Dưới ta đưa số công thức thường dùng sau *Luật đồng nhất: A.A=A A+A=A *Định lý De Morgan: A.B= A + B A+B = A.B *Luật hoàn nguyên: A=A 24 Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng 27 *Phép XOR: A⊕ B= A.B +A.B Các công thức : A.B + A.B = A A + A.B = A A + A.B = A + B A.B + A.C + B.C = A.B + A.C A.B + A.B = A.B + A.B A.B + A.C = A.B + A.C ……… A.A = A+A=1 b) Phương pháp tối thiểu hóa bảng Karnaugh Quy luật gộp (dán) số hạng nhỏ bảng Karnaugh Trên bảng Karnaugh biến, tất số hạng nhỏ kề gộp lại với nhau, gộp lại khử bỏ biến liên quan Cụ thể hai số hạng nhỏ gộp lại khử bỏ biến, bốn số hạng gộp lại khử bỏ hai biến Vậy tổng quát 2n số hạng nhỏ gộp lại khử bỏ n biến Dưới ta thực dán số hạng nhỏ Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 30 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng A\BC 00 01 11 10 1 (a) ABC + ABC = BC A\BC 00 01 10 11 1 (b) A B C + ABC = BC A\BC 00 01 11 10 1 (c) A BC + ABC = AB AB\CD 00 01 11 10 00 01 11 10 (d) ABCD + ABCD = ACD AB\CD 00 00 01 11 10 01 11 10 (e) ABCD + ABCD = ABD AB\CD 00 00 01 11 10 Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 33 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng 01 11 10 (f) A B C D + A B C D = B C D AB\CD 00 00 01 01 11 10 1 11 10 (g) A B C D + A B C D = A B D A\BC 00 01 11 10 1 1 (a) A B C + A B C + A B C + A B C = B A\BC 00 01 1 1 11 10 (b) A B C + A B C + A B C + A B C = B A\BC 36 00 1 01 11 10 1 Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng 39 (c) A B C + A B C + A B C + A B C = C AB\CD 00 01 11 10 00 01 10 1 11 (d) A B C D + A B C D + A B C D + A B C D = AD AB\CD 00 00 01 11 10 01 1 11 1 10 (e) A B C D + A B C D + A B C D + A B C D = B D AB\CD 00 01 00 01 11 10 1 1 11 10 (e) A B C D + A B C D + A B C D + A B C D = A B AB\CD 00 01 11 10 00 01 Sinh viên: Trần1Nam Việt- Lớp Điện Tử 11- K44 249 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng Q3\ Q2 Q1 00 01 11 10 X X X X 1 J = Q3 + Q2 Q3\ Q2 Q1 00 01 X X 11 10 X X K1 = d Sơ đồ mạch điện 252 Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng 255 Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 258 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng III/ Thiết kế mạch giải mã địa Để thực cho trạng thái ma trận hiển thị LED ta dùng mạch điện thực chức cho trạng thái hiển thị thông qua mạch đếm trạng thái Bài toán ta sử dụng ba đầu vào tượng trưng Q3, Q2, Q1, mười đầu A1, B1, A2, B2, , A5, B5 1/ Bảng chân lý Q3 0 0 Q2 0 1 Q1 1 A1 0 B1 0 A2 1 0 B2 0 A3 1 0 B3 1 0 A4 0 1 B4 1 A5 0 1 2/ Tối thiểu hoá Từ bảng chân lý ta ánh xạ vào bìa karnaugh Q3\ Q2.Q1 00 01 11 10 0 x x x A1 = Q2 Q1 Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 B5 0 1 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng 261 00 01 1 10 0 Q3\ Q2.Q1 11 x x x B1 Q3\ Q2.Q1 00 01 11 = Q3 Q2 Q1+ Q2 Q1 10 1 0 x x x A2 = Q3 Q2 Q3\ Q2.Q1 00 01 11 10 1 x x 0 x Q3\ Q3 Q3 B2 = Q2 Q1 + Q3 00 01 0 11 x 10 x A3 = Q2 Q3\ Q3 Q3 01 11 10 0 x x x 00 Q1 + Q2 Q1 00 Q3\ Q3 Q3 264 x 01 11 10 0 x x x B3 = Q3 Q1 Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng 267 A4 = Q2 00 01 11 10 0 Q3 \Q2 Q1 x x x B = Q1 00 Q3 \Q2 Q1 3/ Vẽ sơ đồ x 01 x 00 Q3\Q2 Q1 11 x 10 x 01 11 10 x x x x A5 = Q2 Q1 + Q3 B5 = Q2 Q1 + Q3 mạch điện Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 270 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng IV / Thiết kế mạch điều khiển ma trận 6.9 hiển thị ba chữ số JVC có vòng sáng bao xung quanh chạy từ trái sang phải 1/ Yêu cầu thiết kế 6 * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 3333333333333333333333333 1113333311 Nhận xét: Ta thấy ba ma trận có toạ độ hiển thị sáng JVC JV JC VC Và số toạ độ sáng, ln tắt Từ ta rút gọn lại đầu điều khiển nh sau: Ma trận 1,2,3: (1,1), (1,2), (1,3), (1,4), (1,5), (1,6), (9,1), (9,2), (9,3), (9,4), (9,5), (9,6), (7,3), (7,4) ⇒ Y1 Ma trận 1,2: (3,5) ⇒ Y2 Ma trận 1,3: (3,3), (3,4) ⇒ Y4 Ma trận 2,3: (3,2), (4,2), (5,2), (6,2) ⇒ Y3 Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng 273 Còn lại: Ma trận 1: (2,1), (3,1), (4,1), (5,1), (6,1), (7,1), (8,1) (4,4), (5,4), (6,4) ⇒ Y5 Ma trận 2: (4,5), (5,5), (6,5) ⇒ Y6 Ma trận 3: (2,6), (3,6), (4,6), (5,6), (6,6), (7,6), (8,6), ⇒ Y7 (7,2) 2/ Bảng chân lý: C V J Q3 0 0 Q2 0 1 Q1 1 Y1 1 Y2 0 1 Y3 1 Y4 1 Y5 0 Y6 0 Ta ánh xạ vào bảng Karnaugh được: Q3 \Q2 Q1 00 01 11 10 x x x x Table 1 Y1 = Q2 + Q1 Table x Q3\ Q2 Q1 x x 00 01 11 10 x Y2 = Q2 276 Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 Y7 0 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng 279 00 Q3 \Q2 Q1 01 11 10 x x x x Table Y3 Q3 \Q2 Q1 Table x x x = Q2 Q1 00 + Q2 Q1 01 11 10 01 11 10 x Y4 = Q1 Q3 \Q2 Q1 00 Table x x x x Y5 = Q1 Q2 00 Q3 \Q2 Q1 01 11 10 x x x x Table Y6 = Q2 Q1 Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 282 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng Table 00 Q3\Q2 Q1 01 11 10 x x x x Y7 = Q2 Q1 Ta hàm rút gọn: Y1 = Q1 + Q2 Y2 = Q2 Y3 = Q2 Q1 + Q2 Q1 Y4 =Q1 Y5 = Q2 Q1 Y6 = Q2 Q1 Y7 = Q2 Q1 3/ Sơ đồ mạch điện Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 285 288 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng 291 Mỗi mét ma trận (6.9) ta dùng mạch điện để điều khiển Vậy ta cần mạch để điều khiển ma trận (6.9) Tức có đầu vào, mạch có đầu vào Q1, Q2, đầu vào nối với đầu A,B mạch giải mã địa Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 294 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng KẾT LUẬN Qua việc thiết kế mạch điện trang trí, em nhận thấy việc ứng dụng kĩ thuật số vào sống hàng ngày khoảng cách gần Điều quan trọng ta nêu ý tưởng từ ý tưởng thiết kế mạch điện ứng dụng sống hàng ngày Trong phạm vi Đồ án tốt nghiệp này, thiết kế mạch điều khiển ma trận (6.9) hiển thị chữ JVC với vòng sáng bao xung quanh chạy từ trái sang phải, mạch điện lắp ráp chạy tốt, ta ứng dụng vào trongviệc trang trí bảng quảng cáo Thực chất Đồ án nêu khái niệm mang tính chất Để từ lý thuyết thiết kế mạch điện đơn giản, để đến thiết kế mạch điện phức tạp ta cần phải sâu nghiên cứu kĩ Đặc biệt phá vỡ hàng rào phần cứng phần mềm Từ phần mềm ta chuyển sang phần cứng ngược lại cho mục đích cuối mạch điện đơn giản gọn nhẹ mục tiêu nhân loại luôn hướng đến Để có Đồ án em xin chân thành cảm ơn thầy giáo- Vương Cộng, thầy nhiệt tình hướng dẫn, dìu dắt bảo cho em nhiều Qua em nh hiểu thêm rõ ràng kiến thức học kiến thức mà thông qua đợt làm đồ án Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng 297 Tài liệu tham khảo (1) Điện tử công suất – Nguyễn Bính – NXB Khoa học kĩ thuật (2) Kĩ thuật số – Nguyễn Thuý Vân NXB Khoa học kĩ thuật (3) Thiết kế logic mạch số – Nguyễn Thuý Vân - NXB Khoa học kĩ thuật (4) Cơ sở kĩ thuật điện tử số.- Trường Đại học Thanh Hoa Bắc Kinh (Vũ Đức Thọ dịch)- NXB Giáo Dục (5) Kĩ thuật số thực hành.- Huỳnh Đức Thắng.- NXB Khoa học kĩ thuật 300 Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng 303 Mục lục Tiêu đề Giới thiệu Phần : Lý thuyết Chương I : Đặc điểm phương pháp tổng hợp mạch logic tổ hợp I/ Đặc điểm mạch tổ hợp II/ Phương pháp tổng hợp mạch logic tổ hợp III/ Thiết kế mạch tổ hợp tầng nhiều tầng 14 IV/ Vi mạch 15 Chương II: Thiết kế mạch tổ hợp tầng nhiều tầng I/ Ví dụ thiết kế mã hoá thực mã hoá tín hiệu Y0 Y7 cho mã hố nhị phân 24 II/ Các mạch tổ hợp thường gặp 26 Chương III: Các phần tử nhớ 33 Chương IV: Mô tả thiết kế mạch dãy I/ Đặc điểm phương pháp miêu tả chức 38 II/ Các phương pháp mô tả mạch dãy 43 III/ Chuyển đổi hai mô hình Mealy Moore 48 IV/ Các bước thiết kế mạch dãy 50 V/ Bài toán thiết kế mạch dãy từ kiện ban đầu từ bảng trạng thái từ đồ hình trạng thái từ lưu đồ thuật toán dùng mạch logic tổ hợp Flip Flop 51 VI/ Ví dụ thiết kế đếm nghịch thập phân đồng 53 Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 306 Đồ án tốt nghiệp- Đề tài : Hệ điều khiển logic Giáo viên hướng dẫn : Thầy Vương Cộng Phần 2: Thiết kế mạch điều khiển ma trận (6.9) hiển thị chữ số JVC có vàng sáng bao xung chạy từ trái sang phải Chương I: Sơ đồ khối chức khối 58 Chương II: Thiết kế khối 60 I/Khối tạo xung nhịp 60 II/ Thiết kế đếm 61 III/ Thiết kế mạch giải mã 66 IV/ Thiết kế mạch điều khiển ma trận (6.9) hiển thị chữ số JVC có vịng sáng bao xung quanh chạy từ trái sang phải 70 Kết luận 76 Tài liệu tham khảo 77 Sinh viên: Trần Nam Việt- Lớp Điện Tử 11- K44 ... đồ mạch điện thực V/ Bài toán thiết kế mạch dãy từ kiện ban đầu từ bảng trạng thái, bảng từ đồ hình trạng thái từ lưu đồ thuật toán, dùng mạch logic tổ hợp cỏc FF Lu đồ thuật toán Bảng Otomat Đồ. .. kênh mạch có 2n đầu, n đầu vào điều khiển, đầu vào chọn mạch đầu En X0 MUX 2n Y đầu X2n-1 nđầu vào điều khiển Thực chất MUX chuyển mạch điện tử dùng tín hiệu điều khiển để điều khiển nối mạch. .. Loại đồng chia làm loại đồng thường đồng chủ tớ (MasterSlave) Với loại không đồng bộ: Các tín hiệu điều khiển điều khiển hoạt động FF khơng cần tín hiệu đồng 132 Sinh viên: Trần Nam Việt- Lớp Điện