Đồ án Thiết kế bộ đếm mạch điện không đồng bộ MOD8

MỤC LỤC CÁC PHẦN TỬ LOGIC CƠ BẢN 1 1. KHÁI NIỆM VỀ MẠCH SỐ 1 2. HỌ LOGIC DƯƠNG - ÂM 2 3. CỔNG LOGIC 3 3.1 Khái niệm 3 9 4. FLIP-FLOP (FF) 9 4.1. Khái niệm 9 I. KHÁI NIỆM 19 Mạch đếm không đồng bộ : 19 PHẦN I CÁC PHẦN TỬ LOGIC CƠ BẢN 1. KHÁI NIỆM VỀ MẠCH SỐ Mạch số là mạch dùng để xử lý tín hiệu số. Tín hiệu số là tín hiệu có biên độ biến thiên không liên tục theo thời gian hay còn gọi là tín hiệu gián đoạn, nó được biểu diễn dưới dạng sóng xung với 2 mức điện thế cao và thấp mà tương ứng với hai mức điện thế này là hai mức logic của mạch số. Việc xử lý ở đay bao gồm các vấn đề: - Lọc số - Điều chế/ Giải điều chế - Mã hoá Ưu điểm của mạch số so với mạch tương tự: - Độ chống nhiễu cao - Phân tích và thiết kế mạch số tương đối đơn giản Vì vậy, hiện nay mạch số được sử dụng khá phổ biến trong tất cả các lĩnh vực như: Đo lường số, truyền hình số, điều khiển số… 2. HỌ LOGIC DƯƠNG - ÂM Trạng thái logic của mạch số có thể biểu diễn bằng mạch điện đơn giản như trên hình 2.1 - K mở: Đèn tắt - K đóng: Đèn sáng Trạng thái Đóng/Mở của Khoá K hoặc trạng thái Sáng/Tắt của đèn Đ cũng được đặc trưng cho trạng thái logic của mạch số. Nếu thay khoá K bằng khoá điện tử dùng BJT như trên hình 3.2: Hình 2.2a: - Khi 0 = i v →BJT tắt → cc Vv += 0 - Khi 0 > i v →BJT dẫn bão hoà → ( ) Vvv ces 2,0 == Hình 2.2b: - Khi 0 = i v →BJT tắt→ cc Vv −= 0 2 Hình 2.1 Hình 2.2. Biểu diễn trạng thái logic của mạch số bằng khóa điện tử dùng BJT - Khi 0 < i v và đủ lớn để thoả mãn điều kiện dẫn bão hoà min β CS B I I ≥ →BJT dẫn bão hoà → ( ) Vvv ceso 2,0 −=−= Người ta phân biệt ra 2 loại logic: - Chọn: 0log1log icic VV > → họ logic dương - Chọn 0log1 icLogiic VV < → họ logic âm Logic dương và logic âm là những họ logic tỏ, ngoài ra còn những họ logic mờ. 3. CỔNG LOGIC 3.1 Khái niệm Cổng logic là một trong các thành phần cơ bản để xây dựng mạch số. Nó được thiết kế trên cơ sở các phần tử linh kiện bán dẫn như Diode, BJT, FET để hoạt động theo bảng trạng thái cho trước. 3.2 Chức năng một số cổng logic cơ bản a. Cổng không đảo (BUFFER) Cổng không đảo hay còn gọi là cổng đệm (BUFFER) là cổng có một đầu vào và một đầu ra với ký hiệu và bảng trạng thái hoạt động như hình 3.2.a. : Phương trình logic mô tả trạng thái hoạt động của cổng: y = x 3 Hình 3.2.a Ký hiệu và bảng trạng thái của cổng không đảo Trong đó: - Với x là đầu vào có trở kháng vào v Z vô cùng lớn → do đó cổng không đảo không có khả năng hút dòng lớn ở ngõ vào. - Với đầu ra y có trở kháng ra ra Z nhỏ → cỏng đệm có khả năng cung cấp dòng đầu ra lớn Chính vì vậy người ta sử dụng cổng không đảo giữ vai trò, chức năng là cổng đệm thao 2 ý nghĩa sau: - Dùng để phối hợp trở trở kháng - Dùng để cách ly và nâng dòng cho tải b. Cổng đảo (NOT) Cổng ĐẢO (còn gọi là cổng NOT) là cổng logic có 1 ngõ vào và một đầu ra, với ký hiệu và bảng trạng thái hoạt động như hình 3.2.b.: Phương trình logic mô tả hoạt động của cổng ĐẢO: xy = Cổng đảo giữ chức năng như một cổng đệm, nhưng người ta gọi là đệm đảo vì tín hiệu đầu ra ngược pha với tín hiệu đầu vào. c. Cổng VÀ (AND) Cổng AND là cổng logic thực hiện chức năng của phép toán nhân logic với 2 đầu vào và một đầu ra ký hiệu như hình 3.2.c. : Phương trình logic mô tả hoạt động của cổng AND: 21 .xxy = Bảng trạng thái hoạt động của cổng AND 2 đầu vào: 4 Hình 3.2.b Ký hiệu và bảng trạng thái của cổng ĐẢO Từ bảng trạng thái này ta có nhận xét: đầu ra y chỉ bằng 1 (mức logic 1) khi cả hai đầu vào đều bằng 1, đầu ra y bằng 0 (mức logic 0) khi có một đầu vào bất kỳ ( 1 x hoặc 2 x ) ở mức logic 0. Xét trường hợp tổng quát cho cổng AND có n đầu vào x 1 , x 2 …x n : Vậy đặc điểm của cổng AND là: đầu ra y chỉ bằng 1 khi tất cả các đầu vào đều bằng 1, đầu ra y bằng 0 khi có ít nhất một đầu vào bằng 0. d. Cổng OR (Hoặc) Là cổng thực hiện chức năng của phép toán cộng logic, cổng OR có 2 đầu vào và 1 đầu ra có ký hiệu như hình 3.2.d.: Phương trình logic mô tả hoạt động của cổng OR : 21 xxy += Bảng trạng thái mô tả hoạt động của cổng OR : 5 Hình 3.2.d Cổng OR 2 ngõ vào Cổng AND với n ngõ vào Hình 3.2.c Cổng AND Xét trường hợp tổng quát với cổng OR có n đầu vào. Phương trình logic : Đặc điểm của cổng OR là : tín hiệu đầu ra chỉ bằng 0 khi và chỉ khi tất cả các đầu vào đều bằng 0, ngược lại tính iệu đầu ra bằng 1 khi chỉ cần có ít nhất một đầu vào bằng 1. e. Cổng Hoặc – Không (NOR) Là cổng thực hiện chức năng của phép toán cổng đảo logic, là cổng có 2 đầu vào và 1 đầu ra có ký hiệu như hình 3.2.e. : Phương trình logic mô tả trạng thái hoạt động của cổng: 21 xxy += Bảng trạng thái mô tả hoạt động của cổng NOR: 6 Hình 3.2.e Ký hiệu cổng NOR Cổng OR với n ngõ vào Xét trường hợp tổng quát cho cổng NOR có n đầu vào: Vậy đặc điểm của cổng NOR là: Tín hiệu đầu ra chỉ bằng 1 khi tất cả các đầu vào đều bằng 0, tín hiệu đầu ra sẽ bằng 0 khi có ít nhất 1 đầu vào bằng 1. f. Cổng XOR Đây là cổng logic thực hiện chức năng của mạch cộng modul 2 (cộng không nhớ), là cổng có 2 đầu vào và 1 đầu ra có ký hiệu và bảng trạng thái như hình 3.2.f : Phương trình trạng thái mô tả hoạt động: 212121 xxxxxxy ⊗=+= Cổng XOR được dùng để so sánh 2 tín hiệu vào: - Nếu hai tín hiệu vào là bằng nhau thì tín hiệu đầu ra bằng 0 - Nếu hai tín hiệu vào là khác nhau thì tín hiệu đầu ra bằng 1 Các tính chất của phép toán XOR: 7 Hình 3.2.f. Cổng XOR Cổng NOR với n ngõ vào g. Cổng XNOR Đây là cổng logic thực hiện chức năng của mạch cộng đảo modul 2, là cổng có 2 đầu vào và 1 đầu ra có ký hiệu và bảng trạng thái như hình 3.2.g. : Phương trình logic: 212121 xxxxxxy ⊗=+= Tính chất của cổng XNOR: 8 Hình 3.2.g. Cổng XNOR 4. FLIP-FLOP (FF) 4.1. Khái niệm Đây là mạch dao động đa hài trạng thái bền, được xây dựng trên cơ sở các cổng logic và hoạt động theo một bảng trạng thái cho trước. 4.2. Phân loại FF theo chức năng a. RSFF Hình 3.52: Ký hiệu Đó là FF có các đầu vào và đầu ra ký hiệu như hình 4.2.a vẽ. Trong đó: - S, R: các đầu vào dữ liệu - Q, Q : các đầu ra - C k : tín hiệu xung đồng hồ Gọi n S và n R là trạng thái của đầu vào DATA ở xung C k thứ n. Gọi n Q , 1 + n Q là trạng thái của đầu ra Q ở xung C k thứ n và thứ n+1 Lúc đó ta có bảng trạng thái mô tả hoạt động như sau: 9 Hình 4.2.a Ký hiệu RSFF Chúng ta lưu ý rằng trạng thía khi cả hai đầu vào S = R = 1 lúc đó cả hai đầu ra có cùng mức logic, đây là trạng thái cấm của RSFF. Tiếp theo ta sẽ đi xây dựng bảng đầu vào kích gồm 2 phần, phần bên trái liệt kê ra các yêu cầu cần chuyển đổi của FF, và phần bên phải là các điều kiện tín hiệu đầu vào kích cần đảm bảo để đạt được các sự chuyển đổi ấy. Nếu các điều kiện đầu vào được đảm bảo thì FF sẽ chuyển đổi theo đúng yêu cầu. Thực chất bảng đầu vào kích của FF là sự khai triển bảng trạng thái của FF. Ta viết lại như sau: Trong bảng này, tín hiệu đầu ra ở trạng thái tiếp theo Q n+1 sẽ phụ thuộc vào tín hiệu các đầu vào dữ liệu S, R và tín hiệu đầu ra ở trạng thái hiện tại Q n . Từ bảng trên ta có bảng đầu vào kích như sau: 10 [...]... thái của bộ đếm 6 CỐNG TẮC 1 chuyển trạng thái bộ đếm 27 3.2 Sơ đồ Hình 2.8 Mạch đếm không đồng bộ MOD 10 tự dừng khi tới 9 Hình 2.9 Mạch đếm không đồng bộ MOD 10 đếm vòng từ 0-9 28 IV KẾT LUẬN Như vậy chúng ta đã hoàn thành thiết kế bộ đếm không đồng bộ nối tiếp mod 10 Ngoài ra chúng ta còn có thể thiết kế nhiều loại bộ đếm đồng bộ và không đồng khác sử dụng các cổng logic và FLIP-FLOP như bộ đếm 4,... thiết kế mạch đếm không đồng bộ kiểu Preset, thường người ta làm như sau: - Phân tích số đếm N = 2n.N’ (N’ . II THIẾT KẾ BỘ ĐẾM 18 KHÔNG ĐỒNG BỘ NỐI TIẾP I. KHÁI NIỆM Mạch đếm không đồng bộ : Là các mạch đếm mà các FF không chịu tác động đồng thời của xung C K . Khi thiết kế mạch đếm không đồng bộ. xung đồng hồ C K . II.THIẾT KẾ MẠCH ĐẾM KHÔNG ĐỒNG BỘ MODULO – N (N=10) * Kiểu RESET + số lượng TRIGƠ theo MOD 10 1 2 − n +1 ≤ 10 ⇒ số lượng Trigơ là n = 4 + bảng trạng thái cho số đếm. . NIỆM 19 Mạch đếm không đồng bộ : 19 PHẦN I CÁC PHẦN TỬ LOGIC CƠ BẢN 1. KHÁI NIỆM VỀ MẠCH SỐ Mạch số là mạch dùng để xử lý tín hiệu số. Tín hiệu số là tín hiệu có biên độ biến thiên không liên