slike bài giảng kỹ thuật ghép nối máy tính - bùi quốc anh chương 6 analog interfacing

1 Ch6 Analog 1 Ch 6. Analog Interfacing • In this Chapter: • Analog Signal Interface Overview • Analog Electronics - Conditioner • Digital to Analog Converters • Analog to Digital Converters • DAS - SCADA - DCS/QCS Ch6 Analog 2 6.1. Analog signal Interface Overview: • Là hàm của 1 (hoặc nhiều) biến độc lập, đại lượng vật lý theo thời gian: như tiếng nói, nhiệt độ theo thời gian: A=f(t,h) • Xuất hiện liên tục trong khoảng thời gian t0 - t1 • Giá trị biến thiên liên tục trong khoảng biên độ từ A0 đến A1 , có thể đa trị. 2 Ch6 Analog 3 6.1. analog signal interface overview: Trong thực tế: Rời rạc hóa Trong Máy tính số, thông tin thu về : Rời rạc về thời gian Rời rạc về giá trị => để máy tính thu thập, cần phải 'rời rạc hóa' các tín hiệu về thời gian và giá trị, dùng thiết bị chuyển đổi ADC tạo ra các tín hiệu số, để: Xử lý, cất vào kho số liệu Truyền gửi đi xa Tái tạo lại hay tổng hợp tín hiệu: dùng thiết bị DAC tạo lại các tín hiệu analog. 6.1. Analog signal Interface Overview: Ch6 Analog 4 Hình 6.02a. Mô hình ghép nối tín hiệu analog 3 Ch6 Analog 5 Hình 6.02-b. Mô hình Hệ Đo lường - Điều khiển số Ch6 Analog 6 • Process: – Là các quá trình công nghệ như: dây chuyền xeo giấy; phối-trộn- nghiền-nung clinker => sản xuất cement; dây chuyền luyện-nung- cán thép, sản xuất-trộn phân bón NPK, các nhà máy phát điện • Sensors: – Là vật liệu/thiết bị dùng để chuyển đổi các đại lượng vật lý không điện từ thế giới thực (T, RH, p, L, v, a, F, pH, ) thành tín hiệu điện (u, i, R, f) – Vật liệu: do đặc tính tự nhiên của vật chất – ví dụ RTD Pt100, cặp nhiệt điện, piazo (titanate-bary), tenzometric; Cặp nhiêt Chromel – Alumel => 40uV/oC… – Thiết bị: có sự gia công/chế tác – ví dụ LM135 precision temperature sensor, bán dẫn – Self generating và non generating • Transducer: dùng để biến đổi tín hiệu từ dạng W này sang dạng W khác. • Conditioners: – Vì tín hiệu từ sensors thường rất nhỏ, có thể có nhiễu và phi tuyến => có mạch điện tử analog để xử lý tín hiệu: khuếch đại, lọc nhiễu, bù phi tuyến cho phù hợp. 4 Ch6 Analog 7 • MUX: analog multiplexer – bộ dồn kênh – Inputs: n bit chọn kênh, có 2 n kênh số đo analog, đánh số từ 0 2 n -1; – Output: 1 kênh chung thông với 1 trong số 2 n inputs và duy nhất; – Như vậy chỉ cần 01 hệ VXL/MT và 01 ADC vẫn thu thập được nhiều điểm đo công nghệ • Trích mẫu và giữ - Sample & Hold: – Dùng để trích mẫu của t/h khi có xung sample (100s ns vài us) và giữ nguyên giá trị của t/h trong khoảng thời gian lâu hơn để ADC chuyển đổi được ổn định; – Chỉ dùng trong các trường hợp tín hiệu biến thiên nhanh tương đối so với thời gian c/đ của ADC; – Nâng cao độ chính xác và tần số của th. Ch6 Analog 8 • ADC: analog to digital convertor: – Rời rạc hóa t/h về thời gian và số hóa t/h – lượng tử hóa – Có nhiều phương pháp/tốc độ/địa chỉ ứng dụng của chuyển đổi • Central system: hệ nhúng/MT: – CPU, mem, bus, IO port, có thể kết nối với CSDL, net; – thu thập và xử lý số đo. • DAC: digital to analog convertor – Biến đổi tín hiệu số => liên tục về tg nhưng vẫn rời rạc về gt; – Nhiều loại: số bit/1 hay 2 dấu/tốc độ 5 Ch6 Analog 9 • Mạch điện tử analog: – Có nhiều kiểu chức năng tùy thuộc ứng dụng: • Lọc – tái tạo, tổng hợp âm thanh; • Khuếch đại để đến các cơ cấu chấp hành; • Cách ly quang học đề ghép nối với các thiết bị công suất lớn (motor, breaker, ) • Actuators: các cơ cấu chấp hành – Là 1 lớp các thiết bị để tác động trở lại dây chuyền công nghệ; – Cơ học: motor (3 phase Sync/Async, single phase, dc, step) như robot, printer’s motor, FDC/HDC motors – Điều khiển dòng năng lượng điện: SCR (thyristor), Triac, Power MOSFET, IGBT – Điều khiển dòng chất lỏng/khí/gas: valves (percentage, ON/OFF valves) Ch6 Analog 10 H. 6.2c. Mô hình hệ DCS Distributed Control System 6 Ch6 Analog 11 H. 5.02d. Mô hình hệ SCADA Supervisory – Control – And Data Acquisition System Ch6 Analog 12 6.2. analog electronics: chuÈn hãa tÝn hiÖu Operational Amplifiers - OpAmps - Khuếch đại thuật toán để tạo các bộ conditioners – chuẩn hóa tín hiệu Analog Switches & Analog Multiplexers Reference Voltage Sourcers - nguồn áp chuẩn Sample & Hold - trích mẫu và giữ Converssion Errors - Sai số chuyển đổi 7 Ch6 Analog 13 6.2. analog electronics: 6.2.1. Opamp Là vi mạch khuếch đại, nối galvanic, xử lý th từ 0Hz. Tín hiệu gồm: 2 chân tín hiệu Inv. Inp và Non Inv. Input Chân Output Nguồn cấp: +Vcc, -Vcc( Gnd) Chỉnh Offset. Có thể có thêm chân nối tụ bù tần số H603. Operational Amplifier (OpAmp) Ch6 Analog 14 6.2.1. OPAMP: ĐẶC ĐIỂM OPAMP Xử lý tín hiệu dc (0 Hz up) Hệ số khuếch đại lớn, từ kilo Mega and even more (GBW - Gain - band width Product, unit @ MHz) Trở vào lớn vài k đến 1012 , trở ra nhỏ, 10s đến 100s, tốt cho các mạch ghép nối analog, phối hợp trở kháng. Hình 6.04. Thiết bị 2 cửa 8 Ch6 Analog 15 6.2.1. OPAMP: ĐẶC ĐIỂM OPAMP Nguồn cấp dải rộng, 1 hoặc 2 dấu: 3Vdc to 18Vdc Khuếch Vi sai (Differential Amplifier), loại trừ nhiễu tốt => CMRR (Common Mode Rejection Ratio - hệ số khử nhiễu đồng pha lớn) up to 120dB: K x (V1-V2) Band width/ Slew rate: Băng thông/ Tốc độ tăng điện áp tối đa phía Output khi cửa vào có bước nhảy đơn vị UOffset: Khi cửa vào =0 mà cửa ra khác 0. Điện áp trôi theo thời gian và nhiệt độ => chỉnh Uoffset/ bias current ICs: Linear Monolithic: A741 (Fair Child), LMx24s (NS) Linear FET: TL 081/ 082/ 084 (TI), LF356/357/347 (NS) Linear Hybrid: LH0024/ 0032 (NS-Hi Slewrate) Instrumentation OpAmp: LM725/ LH0036/ 0038/ 0084 (NS) Ch6 Analog 16 Hình 6.05a. Analog Comparator, dùng trong ADC 9 Ch6 Analog 17 Hình 6.05b. Nói thêm: cho mạch điều khiển đóng cắt Ch6 Analog 18 Hình 6.05c 10 Ch6 Analog 19 Hình 6.05d, hay dùng vì độ ổn định cao Ch6 Analog 20 Hình 6.05e – Ưd: DAC, dịch trục, bù zero… Vout=-[(Rf/R1)V1 + (Rf/R2)V2 + … + (Rf/Rn)Vn] Nếu chọn Rf=R1=R2=…=Rn => Vout=-(V1+V2+…+Vn) [...]... chuẩn - Voice Chip, + VGA/SVGA: RAM-DAC + Tái tạo: Âm thanh số, MP3, CD, KaraOke + Ghép nối giữa hệ thống số (PC, PLC ) => bộ điều khiển analog, tạo ra các SET-POINT + Bộ nhân tín hiệu analog - 4 góc: nhân hệ số với U(in) thay cho UREF Ch6 Analog 53 6. 3 DAC - Digital to Analog Convertors 6. 3.2 Nguyên lý cấu trúc và Hoạt động (hình 6. 15) Hình 6. 15 Nguyên lý DAC Ch6 Analog 54 27 6. 3 DAC - Digital to Analog. .. www.national.com/product/interface/ad-da – – – – DAC0808 - single pole, 8 bit, 100ns DAC0800 - signed voltage output, 8 bit, 100ns DAC0832 - latched 8 bit dac - bus interface directly, DAC1210 - latched 12 bit dac – 8/ 16 bit bus interface directly, 200ns Ch6 Analog 71 6. 3 .6 Bài tập: phát hàm với dac 8bit/12bit/dấu: • + Squarewave: (A0-t0, A1-t1) • + Multi-Level Squarewave: (A0-t0, A1-t1, A2t2 ) • + SawTeeth /... Ch6 Analog 69 If t1>t2 then t:= Round((t1-t2)/1.19) Else t:=Round((t1 +65 5 3 6- t2)/1.19); Writeln(t); {Nếu t=1001 => fclock = 1.19MHz; t=2002 => fclock = 2.38MHz } How do delay 15s? surpose that fCLOCK= 2.3 863 6MHz, ( from ((14.31818/3)/2) => 1 count # 0.419 s => 15s # 36 counts - rounded STEP LIST: 1 Cấm ngắt, tất 2 Get t1, 3 Repeat get t2 Until t2 < = t 1-3 6 4 Stop 5 Cho phép ngắt Ch6 Analog 70 35 6. 3.5... Convertors 6. 3.3 R-2R Ladder DAC: • Xem hình 6. 16 • Là phương pháp dùng lưới điện trở R-2R chia cây nhị phân dòng điện • Đơn giản, chính xác cao, nhanh • Rẻ • Trên thị trường dùng phương pháp này Ch6 Analog 55 Hình 6. 16 R-2R ladder DAC with i/u converter - Khi bi = 0 or 1 => ki R or L, Non Inv Inp of OpAmp grounded => Inv Inp = #0V => ki luôn đóng xuống đất bất kể bi = x - Mạng R-2R nối kiểu cây nhị phân Ch6...H 6. 05f: Differential apmlifier – dùng trong CN, hs KĐ cao – thường chọn 5-2 0 lần, khử nhiễu đồng pha… Ch6 Analog 21 Hình 6. 05-g Instrumentation Ampl Rin>>>, trôi nhỏ, khử nhiễu ĐF>>… 2 tầng: KĐ vào vs ra vs, hệ số từ 10 – 100 lần KĐVS: vào vs ra đơn cực, 5-2 0lần Ch6 Analog 22 11 Hình 6. 05-h, dùng trong các ADC tích phân 2 sườn dốc, có thời gian CĐ chậm, độ phân ly, CX cao, rẻ Ch6 Analog 23 Hình 6. 05-j,... bn-12n-1+ bn-22n-2+ + b121+ b020 UOUT = - UREF 2n ========================================= UOUT = - iO * RFEEDBACK => UOUT = - iO * RR3+Rpot • Nếu muốn thay đổi dải Analog Out (Output range) thì thay đổi (R3+RPOT) nhưng có chú ý đến giới hạn của Vcc – Ví dụ: UREF=5,12V, cần UOUT =0 10,20V, thì giá trị Rs =? • POT: potentiometer – chiết áp Ch6 Analog 58 29 Ch6 Analog Hình 6. 17 Interfacing. .. s Tụ giữ (Chold): dùng tụ có dòng rò rất nhỏ Tốc độ sụt áp: mV/s, tuỳ thuộc tụ Guard Ring: kỹ thuật chế tạo mạch giảm thiểu dòng rò Ch6 Analog 40 20 Hình 6. 08 Symbolic Sample & Hold ICs: LF189s (NS); AD585 (Analog Device Inc.) Ch6 Analog 41 Ch6 Analog 42 21 Hình 6. 09 Biểu đồ chuyển đổi tín hiệu w/o [w] S&H Ch6 Analog 43 Có tín hiệu u(t) Định: điểm t1 => mẫu A1; t2 => mẫu A2 khi khôi phục lại sẽ được... RON của các khóa analog Ch6 Analog 26 13 Hình 6. 05-n i/ U Converter - ghép nối dac out Thường dùng với các DAC – Current Output types Ch6 Analog 27 Một số lưu ý khi dùng OpAmp • Hệ số kđ được chọn tùy thuộc các mạch: – Mạch kđ thông thường (đảo dấu và không đảo dấu: vài lần đến 10 lần), nếu cần hs kđ tổng lớn thì dùng nhiều tầng => ổn định và dễ dàng kiểm soát – Mạch khuếch đại vi sai, H6.05f, từ 5 –... S&H: t1=> sample, start ADC, t2 => sample, start ADC Ch6 Analog 44 22 Hình 6. 10 Tính tần số hình sin với DAC 574 Case study: u(t)= 5+5*sin(t+) (V) ADC 12bit, 35s converssion time, U(ref) = 10,24V Sai số lượng tử = 1/2 ULSB Hỏi tần số tín hiệu max - không sai trong 2 trường hợp w - w/o S&H Sample time=100ns Ch6 Analog 45 Ch6 Analog 46 23 6. 2.5 Các sai số chuyển đổi • Sai số tuyệt đối giữa giá trị... tạo: R-2R ladder Số bit (reslution): 6, 8, 10, 12 bit Thời gian cđ 10s ns 100s ns, Cấu trúc: • Built-in latched – ghép nối trực tiếp với bus /unlatched cần có outport, • Đ/v loại 10/12 bit có cơ chế ghép Bus 8 hay 16 bit 12 bit thường được tổ chức thành 8 bit cao va 4 bit thấp – Signed – điện áp ra 2 dấu hoặc unsnigned – điện áp ra 1 dấu Ch6 Analog 52 26 • Ứng dụng: + Tổng hợp tín hiệu: - Đàn Organ, - . hiệu analog. 6. 1. Analog signal Interface Overview: Ch6 Analog 4 Hình 6. 02a. Mô hình ghép nối tín hiệu analog 3 Ch6 Analog 5 Hình 6. 02-b. Mô hình Hệ Đo lường - Điều khiển số Ch6 Analog 6 • Process: –. 17 Hình 6. 05b. Nói thêm: cho mạch điều khiển đóng cắt Ch6 Analog 18 Hình 6. 05c 10 Ch6 Analog 19 Hình 6. 05d, hay dùng vì độ ổn định cao Ch6 Analog 20 Hình 6. 05e – Ưd: DAC, dịch trục, bù zero… Vout =-[ (Rf/R1)V1. valves) Ch6 Analog 10 H. 6. 2c. Mô hình hệ DCS Distributed Control System 6 Ch6 Analog 11 H. 5.02d. Mô hình hệ SCADA Supervisory – Control – And Data Acquisition System Ch6 Analog 12 6. 2. analog